【文章內(nèi)容簡(jiǎn)介】 時(shí)／計(jì)數(shù)器，一個(gè) 6向量 兩級(jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。 由于 AT89C52 具有 256 字節(jié)內(nèi)部 RAM。 對(duì)本設(shè)計(jì)已經(jīng)足夠使用，因此不需要再擴(kuò)展外部數(shù)據(jù)存儲(chǔ)器。但本設(shè)計(jì)需外擴(kuò)I/O 接口，因此采用 8255 擴(kuò)展外部 I/O口。因?yàn)閱纹瑱C(jī)的Ｐ 0口是數(shù)據(jù)總線(xiàn)和低八位地址線(xiàn)共用的，所以需要使用地址鎖存器 74ＨＣ 373。由此將Ｐ 0 口地址送于 74ＨＣ 373 鎖存，以便下一時(shí)刻，Ｐ０口傳送數(shù)據(jù)。 其他芯片簡(jiǎn)介 8255 的簡(jiǎn)介【 3】 8255 是 一個(gè)并行輸入 /輸出的 LSI 芯片 ,多功能 的 I/O 器件 ,可作為 CPU 總線(xiàn)與外圍的接口 .它 具有 24 個(gè)可編程設(shè)置的 I/O 口 ,即 3 組 8 位的 I/O 口 ， 為 PA口 ,PB 口和 PC 口 .它們又可分為兩組 12 位的 I/O 口 ,A 組包括 A 口及 C 口 (高 4位 ,PC4~PC7),B 組包括 B 口及 C 口 (低 4 位 ,PC0~PC3).A 組可設(shè)置為基本的 I/O口 ,閃控 (STROBE)的 I/O 閃控式 ,雙向 I/O3 種模式 。B 組只能設(shè)置為基本 I/O 或閃控式 I/O 兩種模式 ,而這些操作模式完全由控制寄存器的控制字決定 。 圖 給出了 8255 芯片引腳結(jié)構(gòu) . 7 8255 引腳功能 ① RESET:復(fù)位輸入線(xiàn)， 當(dāng)該輸入端外 接 高電平時(shí)，所有內(nèi)部寄存器 (包括控制寄存器 )均被清除，所有 I/O口均被置成輸入方式。 圖 8255 引腳圖 ② CS:芯片選擇信號(hào)線(xiàn)，當(dāng)這個(gè)輸入引腳為低電平時(shí) ,即 /CS=0 時(shí) ,表示芯片被選中，允許 8255 與 CPU進(jìn)行通訊 。/CS=1 時(shí) ,8255 無(wú)法與 CPU 做數(shù)據(jù)傳輸 . ③ RD:讀信號(hào)線(xiàn)，當(dāng)這個(gè)輸入 引腳為低電平時(shí) ,即 /RD=0 且 /CS=0 時(shí) ,允許 8255通過(guò)數(shù)據(jù)總線(xiàn)向 CPU 發(fā)送數(shù)據(jù)或狀態(tài)信息，即 CPU 從 8255 讀取信息或數(shù)據(jù)。 ④ WR:寫(xiě)入信號(hào)，當(dāng)這個(gè)輸入引腳為低電平時(shí) ,即 /WR=0 且 /CS=0 時(shí) ,允許 CPU 將數(shù)據(jù)或控制字寫(xiě)入 8255。 ⑤ D0～ D7:三態(tài)雙向數(shù)據(jù)總線(xiàn)， 8255 與 CPU 數(shù)據(jù)傳送的通道，當(dāng) CPU 執(zhí)行輸入輸出指令時(shí)，通過(guò)它實(shí)現(xiàn) 8 位數(shù)據(jù)的讀 /寫(xiě)操作，控制字和狀態(tài)信息也通過(guò)數(shù)據(jù)總線(xiàn)傳送。 ⑥ PA0～ PA7:端口 A輸入輸出線(xiàn)，一個(gè) 8 位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個(gè) 8位的數(shù)據(jù)輸入鎖存器。 ⑦ PB0～ PB7:端口 B輸入輸出線(xiàn)，一個(gè) 8 位的 I/O 鎖存器， 一個(gè) 8位的輸入輸出緩沖器。 ⑧ PC0～ PC7:端口 C輸入輸出線(xiàn)，一個(gè) 8 位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個(gè) 8位的數(shù)據(jù)輸入緩沖器。端口 C可以通過(guò)工作方式設(shè)定而分成 2個(gè) 4 位的端口， 每 8 個(gè) 4 位的端口包含一個(gè) 4位的鎖存器，分別與端口 A和端口 B配合使用，可作為控制信號(hào)輸出或狀態(tài)信號(hào)輸入端口。 8255 有 4 個(gè)內(nèi)部緩存器，分別是 A 端口緩存器、 B 端口緩存器、 C 端口緩存器及控制緩存器。 當(dāng)微電腦要讀寫(xiě) 8255 的內(nèi)部緩存器時(shí)，必須利用 A1 及 A0 指定要對(duì)那一個(gè)暫器進(jìn)行讀寫(xiě) 動(dòng)作。下表為 A A0 配合 RD、 WR及 CS 的控制狀態(tài)表。 表 A1 A0 RD WR CS 操作情形 0 0 0 1 0 A 端口數(shù)據(jù)送到總線(xiàn) 0 1 0 1 0 B 端口數(shù)據(jù)送到總線(xiàn) 1 0 0 1 0 C 端口數(shù)據(jù)送到總線(xiàn) 0 0 1 0 0 總線(xiàn)數(shù)據(jù)存入 A 端口 0 1 1 0 0 總線(xiàn)數(shù)據(jù)存入 B 端口 1 0 1 0 0 總線(xiàn)數(shù)據(jù)存入 C 端口 1 1 1 0 0 總線(xiàn)數(shù)據(jù)存入控制緩存器 1 總線(xiàn)呈高阻抗 1 1 0 1 0 錯(cuò)誤操作 9 1 0 總線(xiàn)呈高阻抗 74HC373 簡(jiǎn)介 【 4】 373 為三態(tài)輸出的八 D 透明鎖存器 ,共有 54/74S373 和 54/74LS373 兩種線(xiàn)路結(jié)構(gòu)型式 。 74HC373 其主要電器特性的典型值如下 (不同廠家具體值有差別 ): 型號(hào) tPd PD 54S373/74S373 7ns 525mW 54LS373/74LS373 17ns 120mW 373 的輸出端 O0~O7 可直接與總線(xiàn)相連。當(dāng)三態(tài)允許控制端 OE 為低電平時(shí)， O0~O7 為正常邏輯狀態(tài)，可用來(lái)驅(qū)動(dòng)負(fù)載或總線(xiàn)。當(dāng) OE 為高電平時(shí)， O0~O7 呈高阻態(tài)，即不驅(qū)動(dòng)總線(xiàn)，也不為總線(xiàn)的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。 當(dāng)鎖存允許端 LE 為高電平時(shí)， O 隨數(shù)據(jù) D 而變。當(dāng) LE 為低電平時(shí)， O 被鎖存在已建立的數(shù)據(jù)電平。當(dāng) LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。 圖 給出了 74HC373 芯片引腳結(jié)構(gòu)。 圖 74HC373 引腳圖 L298N 簡(jiǎn)介【 5】 10 L298 是 SGS 公司的產(chǎn)品，比較常見(jiàn)的是 15 腳 Multiwatt 封裝的 L298N，內(nèi)部同樣包含 4 通道邏輯驅(qū)動(dòng)電路?？梢苑奖愕尿?qū)動(dòng)兩個(gè)直流電機(jī)，或一個(gè)兩相步進(jìn)電機(jī)。 圖 是 L298N 內(nèi)部結(jié)構(gòu)圖 L298N 可接受標(biāo)準(zhǔn) TTL 邏輯電平信號(hào) VSS， VSS 可接 4． 5～ 7 V 電壓。 4腳 VS 接電源電壓， VS 電壓范圍 VIH 為＋ 2． 5～ 46 V。輸出電流可達(dá) 2． 5 A，可驅(qū)動(dòng)電感性負(fù)載。 1腳和 15腳下管的發(fā)射極分別單獨(dú)引出以便接入電流采樣電阻，形成電流傳感信號(hào)。 L298 可驅(qū)動(dòng) 2個(gè)電動(dòng)機(jī)， OUT1， OUT2 和 OUT3， OUT4 之間可分別接電動(dòng)機(jī)， 如圖 此 裝置我們選用驅(qū)動(dòng)一臺(tái)電動(dòng)機(jī)。 5， 7， 10， 12 腳接輸入控制電平，控制電機(jī)的正反轉(zhuǎn)。 EnA， EnB接 PWM 端，控制電機(jī)的 速度 。表 2.3是 L298N 功能邏輯圖。 圖 表 11 In3， In4 的邏輯圖與表 相同。由表 可知 EnA 為低電平時(shí)， 電機(jī)停止運(yùn)行 ，當(dāng) EnA 為 PWM 時(shí) ，輸入電平為一高一低，電機(jī)正或反轉(zhuǎn)。同為低電平電機(jī)停止，同為高電平電機(jī)剎停 。 下圖是其引腳圖： 圖 12 圖 圖 路的專(zhuān)用芯片 L298所組成的電機(jī)驅(qū)動(dòng)電路。驅(qū)動(dòng)芯片 L298 是驅(qū)動(dòng)二相和四相步進(jìn)電機(jī)的專(zhuān)用芯片，我們利用它內(nèi)部的 橋式電路來(lái)驅(qū)動(dòng)直流電機(jī)，這種方法有一系列的優(yōu)點(diǎn)。每一組 PWM 波用來(lái)控制一個(gè)電機(jī)的速度，而另外兩個(gè) I/O 口可以控制電機(jī)的正反轉(zhuǎn)，控制比較簡(jiǎn)單，電路也很簡(jiǎn)單，一個(gè)芯片內(nèi)包含有 8 個(gè)功率管，這樣簡(jiǎn)化了電路的復(fù)雜性，如圖所示 IOB IOB11 控制第一個(gè)電機(jī)的方向， IOB8 輸入的 PWM 控制第一個(gè)電機(jī)的速度； IOB1 IOB13 控制第二個(gè)電機(jī)的方向， IOB9 輸入的 PWM 控制第二個(gè)電機(jī)的速度。 13 圖 AD574 簡(jiǎn)介【 6】 AD574A 是美國(guó)模擬數(shù)字公司（ Analog）推出的單片高速 12 位逐次比較型 A/D 轉(zhuǎn)換器，內(nèi)置雙極性電路構(gòu)成的混合集成轉(zhuǎn)換 芯 片，具有外接元件少，功耗低，精度高等特點(diǎn)，并且具有自動(dòng)校零和自動(dòng)極性轉(zhuǎn)換功能，只需外接少量的阻容 器 件即可構(gòu)成一個(gè)完整的 A/D 轉(zhuǎn)換器 . AD574 是一種常用的 12 位 AD 變換芯片，也可以實(shí)現(xiàn) 8位轉(zhuǎn)換。有兩個(gè)模擬信號(hào)輸入端，分別為 10V 輸入端和 20V輸入端，各自都既允許單極性輸入，也允許雙極性輸入。但芯片本身是單路工作，只允許一個(gè)模擬信號(hào)輸入端接入信號(hào)。它可以和 16位 CPU 相連接，也可以和 8 位 CPU 相連接。只需要適當(dāng)?shù)母淖兡承┛刂埔_的接法。 AD574 可以通過(guò)簡(jiǎn)單的三態(tài)門(mén) 、鎖存器接口與微機(jī)的系統(tǒng)總線(xiàn)相連接，也可以通過(guò)編程接口與系統(tǒng)總線(xiàn)相連接。采用查詢(xún) STS 狀態(tài)可判斷變換是否完成。 AD574A 主要功能特性如下： ① 分辨率： 12 位 ② 非線(xiàn)性誤差：小于177。 1/2LBS 或177。 1LBS ③ 轉(zhuǎn)換速率： 25us ④ 模擬電壓輸入范圍： 0— 10V和 0— 20V， 0— 177。 5V和 0— 177。 10V兩檔四種 ⑤ 電源電壓：177。 15V和 5V ⑥ 數(shù)據(jù)輸出格式： 12 位 /8 位 ⑦ 芯片工作模式：全速工作模式和單一工作模式 14 圖 AD574 引腳圖 AD574A 的引腳結(jié)構(gòu)如圖 。 [1]. Pin1(+V)—— +5V 電源輸入端。 [2]. Pin2(12/8 )—— 數(shù)據(jù)模式選擇端，通過(guò)此引腳可選擇數(shù)據(jù)縱線(xiàn)是 12 位或8位輸出。 [3]. Pin3(CS )—— 片選端。 [4]. Pin4(A0)—— 字節(jié)地址短周期控制端。與 端用來(lái)控制啟動(dòng)轉(zhuǎn)換的方式和數(shù)據(jù)輸出格式。須注意的是， 端 TTL電平不能直接 +5V 或 0V 連接。 [5]. Pin5(R/C)—— 讀轉(zhuǎn)換數(shù)據(jù)控制端。 [6]. Pin6(CE)—— 使能端。 [7]. Pin7(V+)—— 正電源輸入端，輸入 +15V 電源。 [8]. Pin8(REF OUT)—— 10V 基準(zhǔn)電源電壓輸出端。 [9]. Pin9(AGND)—— 模擬地端。 [10]. Pin10(REF IN)—— 基準(zhǔn)電源電壓輸入端。 [11]. Pin(V)—— 負(fù)電源輸入端，輸入 15V 電源。 [12]. Pin1(V+)—— 正電源輸入端，輸入 +15V 電源。 [13]. Pin13(10V IN)—— 10V 量程模擬電壓輸入端。 [14]. Pin14(20V IN)—— 20V 量程模擬電壓輸入端。 [15]. Pin15(DGND)—— 數(shù)字地端。 15 [16]. Pin16— Pin27(DB0— DB11)—— 12 條數(shù)據(jù)總線(xiàn)。通過(guò)這