【文章內(nèi)容簡(jiǎn)介】 ， 可以對(duì)鎖定位進(jìn)行編程以實(shí)現(xiàn)用戶(hù)程序的加密 。 ATMEGA48 芯片的系統(tǒng)構(gòu)成 ATMEGA48 單片機(jī)主要有一下部件構(gòu)成： 1． 兩個(gè)具有獨(dú)立預(yù)分頻器和比較器功能的 8 位定時(shí)器 /計(jì)數(shù)器 2. 一個(gè)具有預(yù)分頻器、比較功能和捕捉功能的 16 位定時(shí)器 /計(jì)數(shù)器 3. 具有獨(dú)立振蕩器的實(shí)時(shí)計(jì)數(shù)器 RTC 4. 六通道 PWM 5. 8 路 10 位 ADC(TQFP 與 MLF 封裝 ) 6. 6 路 10 位 ADC( PDIP 封裝 ) 7. 可編程的串行 USART 接口 8. 可工作于主機(jī) /從機(jī)模式的 SPI 串行接口 9. 面向字節(jié)的兩線串行接口 MCU ATMEGA48 芯片存儲(chǔ)器的組織 ATMEGA48單片機(jī)主要有 SRAM數(shù)據(jù)存儲(chǔ)器空間 和 EEPROM數(shù)據(jù)存儲(chǔ)器空間 和 Flash 5 程序存儲(chǔ)器空間。此外，還有 I/O 存儲(chǔ)器空間 。這 些 存儲(chǔ)器 空間都為線性的平面結(jié)構(gòu)。 SRAM 數(shù)據(jù)存儲(chǔ)器 ： ATmega48 是一個(gè)復(fù)雜的微控制器，其支持的外設(shè)要比預(yù)留的64個(gè) I/O(通過(guò) IN/OUT指令訪問(wèn) )所能支持的要多。對(duì)于擴(kuò)展的 I/O空間段 0x60 0xFF 只能使用 ST/STS/STD 和 LD/LDS/LDD 指令。前 768個(gè)數(shù)據(jù)存儲(chǔ)器包括了寄存器文件，I/O 存儲(chǔ)器，擴(kuò)展的 I/O存儲(chǔ)器以及數(shù)據(jù) SRAM。起始的 32個(gè) 地址為寄存器文件，然后是 64個(gè) I/O存儲(chǔ)器，接著是 160個(gè)擴(kuò)展 I/O存儲(chǔ)器。最后是 512字節(jié)的數(shù)據(jù) SRAM。ATmega48 的 SRAM 空間組織結(jié)構(gòu) 如下圖所示： 圖 21 SRAM空間組織結(jié)構(gòu) ATmega8 單片機(jī)內(nèi)部數(shù)據(jù) SRAM 訪問(wèn)時(shí)間為兩個(gè) clkCPU 時(shí)鐘，片上數(shù)據(jù) SRAM 訪問(wèn)周期如下圖所示： 圖 22 片上數(shù)據(jù) SRAM 訪問(wèn)周期 EEPROM 數(shù)據(jù)存儲(chǔ)器： ATmega48 包含 256 字節(jié)的 EEPROM 數(shù)據(jù)存儲(chǔ)器。它是作為一個(gè)獨(dú)立的空間而存在的，可以按字節(jié)讀寫(xiě)。 EEPROM 的壽命至少為 100,000 次擦除周期。 EEPROM的訪問(wèn)由地址寄存器，數(shù)據(jù)寄存器和控制寄存器決定。 EEPROM 讀 / 寫(xiě)訪問(wèn) EEPROM 的訪問(wèn) 6 寄存器位于 I/O 空間。自定時(shí)功能可以讓用戶(hù)監(jiān)測(cè)何時(shí)開(kāi)始寫(xiě)下一字節(jié)。如果用戶(hù)要操作EEPROM，應(yīng)當(dāng)注意如下問(wèn)題：在電源濾波時(shí)間常數(shù)比較大的電路中，上電 /下電時(shí) VCC 上升 /下降速度會(huì)比較慢。此時(shí) CPU 將工作于低于晶振所要求的電源電壓。為了防止無(wú)意識(shí)的 EEPROM 寫(xiě)操作，在寫(xiě) EEPROM 時(shí)需要執(zhí)行一個(gè)特定的寫(xiě)時(shí)序。當(dāng)執(zhí)行 EEPROM 讀操作時(shí)， CPU 會(huì)停止工作 4 個(gè)周期，然后再執(zhí)行后續(xù)指令；當(dāng)執(zhí)行 EEPROM 寫(xiě)操作時(shí)， CPU 會(huì)停止工作 2個(gè)周期，然后再執(zhí)行后續(xù)指令。 Flash程序存儲(chǔ) 器 : ATmega48 具有 4字節(jié)的在線編程 Flash，用于存放程序指令代碼。因?yàn)樗械?AVR 指令為 16 位或 32位，故而 Flash 組織成 2K x 16。 ATmega48中沒(méi)有分為引導(dǎo)程序區(qū)和應(yīng)用程序區(qū)， SPM指令可在整個(gè) Flash 中執(zhí)行。 存儲(chǔ)器至少可以擦寫(xiě) 10,000 次。 ATmega48 的程序計(jì)數(shù)器 (PC)為 11位，因此可以尋址 2K 的程序存儲(chǔ)器空間。 ATmega48 的程序存儲(chǔ)器映像 如圖所示： 圖 23 ATmega48 的程序存儲(chǔ)器映像 ATMEGA48 芯片 CPU 內(nèi)核 CPU 的主要任務(wù)是保證程序的正確 執(zhí)行。因此它必須能夠訪問(wèn)存儲(chǔ)器，執(zhí)行運(yùn)算，控制外設(shè)以及處理中斷。 7 ATMEGA48 結(jié)構(gòu)的方框圖 圖 24 結(jié)構(gòu)方框圖 寄存器詳述 (1)狀態(tài)寄存器 狀態(tài)寄存器包含了最近執(zhí)行的算術(shù)指令的結(jié)果信息。這些信息可以用來(lái)改變程序流程以實(shí)現(xiàn)條件操作。如指令集所述，所有 ALU 運(yùn)算都將影響狀態(tài)寄存器的內(nèi)容。這樣，在許多情況下就不需要專(zhuān)門(mén)的比較指令了，從而使系統(tǒng)運(yùn)行更快速，代碼效率更高。 在進(jìn)入中斷服務(wù)程序時(shí)狀態(tài)寄存器不會(huì)自動(dòng)保存；中斷返回時(shí)也不會(huì)自動(dòng)恢復(fù)。這些工作需要軟件來(lái)處理。 AVR 中斷寄存器 SREG 定義如下 所示： 8 圖 25 中斷寄存器 ? Bit 7 – I: 全局中斷使能 置位時(shí)使能全局中斷。單獨(dú)的中斷使能由其他獨(dú)立的控制寄存器控制。如果 I清零，則不論單獨(dú)中斷標(biāo)志置位與否，都不會(huì)產(chǎn)生中斷。任意一個(gè)中斷發(fā)生后 I 清零，而執(zhí)行 RETI 指令后置位以使能中斷。 I 也可以通過(guò) SEI 和 CLI 指令來(lái)置位和清零。 ? Bit 6 – T: 位拷貝存儲(chǔ) 位拷貝指令 BLD 和 BST 利用 T 作為目的或源地址。 BST把寄存器的某一位拷貝到T，而 BLD 把 T 拷貝到寄存器的某一位。 ? Bit 5 – H: 半進(jìn)位標(biāo)志 半進(jìn)位標(biāo)志 H 表示算術(shù)操作發(fā) 生了半進(jìn)位。此標(biāo)志對(duì)于 BCD 運(yùn)算非常有用。 ? Bit 4 – S:符號(hào)位 , S = N⊕ V S 為負(fù)數(shù)標(biāo)志 N 與 2 的補(bǔ)碼溢出標(biāo)志 V 的異或。 ? Bit 3 – V: 2 的補(bǔ)碼溢出標(biāo)志 支持 2 的補(bǔ)碼運(yùn)算。 ? Bit 2 – N: 負(fù)數(shù)標(biāo)志 表明算術(shù)或邏輯操作結(jié)果為負(fù)。 ? Bit 1 – Z: 零標(biāo)志 表明算術(shù)或邏輯操作結(jié)果為零。 ? Bit 0 – C: 進(jìn)位標(biāo)志 表明算術(shù)或邏輯操作發(fā)生了進(jìn)位。 (2)X、 Y、 Z 寄存器 寄存器 R26..R31 除了用作通用寄存器外，還可以作為數(shù)據(jù)間接尋址用的地址指針。這 三個(gè)間接尋址寄存器示于 下圖。 9 圖 26 X、 Y、 Z 寄存器 (3)堆棧指針 堆棧指針主要用來(lái)保存臨時(shí)數(shù)據(jù)、局部變量和中斷 /子程序的返回地址。堆棧指針總是指向堆棧的頂部。要注意 AVR的堆棧是向下生長(zhǎng)的，即新數(shù)據(jù)推入堆棧時(shí)，堆棧指針的數(shù)值將減小。 堆棧指針指向數(shù)據(jù) SRAM 堆棧區(qū)。在此聚集了子程序和中斷堆棧。調(diào)用子程序和使能中斷之前首先要定義堆?？臻g，而且堆棧指針必須指向高于 0x0100 的地址空間，最好為 RAMEND。使用 PUSH 指令將數(shù)據(jù)推入堆棧時(shí)指針減一；而子程序或中斷返回地址推入堆棧時(shí)指針將減二。使用 POP 指令將數(shù)據(jù)彈出堆棧時(shí)，堆棧指針加一；而用RET 或 RETI 指令從子程序或中斷返回時(shí)堆棧指針加二。 AVR 的堆棧指針由 I/O空間中的兩個(gè) 8 位寄存器實(shí)現(xiàn)。實(shí)際使用的位數(shù)與具體器件有關(guān)。注意到某些 AVR 器件的數(shù)據(jù)區(qū)太小，用 SPL 就足夠了。此時(shí)將不給出 SPH寄存器。 10 第 3章 NRF24L01 無(wú)線模塊特性 NRF24L01是單片射頻收發(fā)芯片，工作于 ～ 2． 5 GHz ISM頻段。工作電壓為 1． 9～ V，有多達(dá) 125 個(gè)頻道可供選擇?？赏ㄟ^(guò) SPI 寫(xiě)人數(shù)據(jù)，最高可達(dá) 10 Mb/s，數(shù)據(jù)傳輸率最快 可達(dá) 2Mb/s，并且有自動(dòng)應(yīng)答和自動(dòng)再發(fā)射功能。和上一代 NRF2401 相比， NRF2401 數(shù)據(jù)傳輸率更快，數(shù)據(jù)寫(xiě)入速度更高，內(nèi)嵌的功能更完備。 芯片內(nèi)置頻率合成器、功率放大器、晶體振蕩器、調(diào)制器等功能模塊，并融進(jìn)了增強(qiáng)式 ShockBurst 技術(shù) ，其中輸出功率和通信頻道可通過(guò)程序進(jìn)行配置。芯片能耗非常低，以 6dBm 的功率發(fā)射時(shí)，工作電流只有 9mA，接收時(shí)工作電流只有 ，多種低功率工作模式 (掉電模式和空閑模式 )使節(jié)能設(shè)計(jì)更方便。 NRF24L01 的結(jié)構(gòu)方框圖 圖 31 NRF24L01 及外部接口 NRF24L01 的引腳功能及其封裝 NRF24L01 的引腳及功能如下圖所示： 11 引腳 名稱(chēng) 引腳功能 描述 1 CE 數(shù)字輸入 RX 或 TX模式選擇 2 CSN 數(shù)字輸入 SPI 片選信號(hào) 3 SCK 數(shù)字輸入 SPI 時(shí)鐘 4 MOSI 數(shù)字輸入 從 SPI 數(shù)據(jù)輸入腳 5 MISO 數(shù)字輸出 從 SPI 數(shù)據(jù)輸出腳 6 IRQ 數(shù)字輸出 可屏蔽中斷腳 7 VDD 電源 電源 (+3V) 8 VSS 電源 接地（ 0V） 9 XC2 模擬輸出 晶體振蕩器 2 腳 10 XC1 模擬輸入 晶體振蕩器 1 腳 /外部時(shí)鐘輸入腳 11 VDD_PA 電源輸出 給 RF 的功率放大器提供的 + 12 ANT1 天線 天線接口 1 13 ANT2 天線 天線接口 2 14 VSS 電源 接地（ 0V） 15 VDD 電源 電源 (+3V) 16 IREF 模擬輸入 參考電流 17 VSS 電源 接地（ 0V） 18 VDD 電源 電源 (+3V) 19 DVDD 電源輸出 去耦電路電源正極端 20 VSS 電源 接地（ 0V） 圖 32 NRF24L01 的引腳及功能 NRF24L01 無(wú)線模塊主要有 20 引腳，采用 QFN 封裝，其引腳封裝圖如下所示： 圖 33 引腳封裝 12 第 4 章 硬件設(shè)計(jì) 本次設(shè)計(jì)的硬件 主要 由單片機(jī)發(fā)射模塊，單片機(jī)接收模塊 ， NRF24L01 無(wú)線 模塊部分構(gòu)成。下面從總體設(shè)計(jì)入手，進(jìn)而對(duì)這 三 部分電路設(shè)計(jì)做詳細(xì)介紹。 硬件電路總體設(shè)計(jì) 硬件設(shè)計(jì)是整個(gè)系統(tǒng)的基礎(chǔ)，要考慮的方方面面很多，除了實(shí)現(xiàn)此設(shè)計(jì)基本功能以外，主要還要考慮如下幾個(gè)因素：①系統(tǒng)穩(wěn)定度；②器件的通用性或易選購(gòu)性；③ 軟件編程的易實(shí)現(xiàn)性；④系統(tǒng)其它功能及性能指標(biāo)；因此硬件設(shè)計(jì)至關(guān)重要。 總體設(shè)計(jì)框圖 圖 41 總體設(shè)計(jì)框圖 系統(tǒng)組成模塊 （ 1） 單片機(jī)發(fā)射模塊 單片機(jī)發(fā)射模塊的核心主要有單片機(jī) 主控 模塊 ，按鍵模塊，還有電源模塊單片機(jī)主控模塊主要有 ATMEGA48 單片機(jī)組成，下面對(duì)其一一介紹。 單片機(jī) 主控模塊： 單片機(jī)作為整個(gè)硬件系統(tǒng)的核心，它既是協(xié)調(diào)整機(jī)工作的控制電源 AVR48 電源 AVR48 按鍵 LED NRF24L01 NRF24L01 13 器，又是數(shù)據(jù)處理器。 ATMEGA48 單片機(jī)具有 先進(jìn)的 RISC 結(jié)構(gòu) ,非易失性的程序和數(shù)據(jù)存儲(chǔ)器 ,4K字節(jié)的系統(tǒng)內(nèi)可編程 Flash， 擦寫(xiě)壽命達(dá) 10,000 次 ， 具有獨(dú)立鎖定位的可選 Boot 代碼區(qū)，通過(guò) 片上 Boot 程序?qū)崿F(xiàn)系統(tǒng)內(nèi)編程 ， 兩個(gè)具有獨(dú)立預(yù)分頻器和比較器功能的 8 位定時(shí)器 。 其引腳電路圖如下所示： 圖 42 AVR 引腳圖 按鍵模塊：按鍵模塊主要有 8 個(gè)按鍵組成，分別控制接收板 LED的顯示，其電路圖如下所示： 圖 43 按鍵模塊電路圖 14 電源模塊： 電源模塊主要有 2 節(jié) 7 號(hào)電池和電池夾構(gòu)成，可以提供 3V 電源，直接供 ATMEGA48 單片機(jī)直接使用，不用進(jìn)行電壓轉(zhuǎn)換。 此模塊電路圖如下： 圖 44 電源模塊電路圖 （ 2） 單片機(jī)接收模塊 單片機(jī)接收模塊主要有單片機(jī)主控模塊，電源模塊和 LED 顯示模塊，單片機(jī)主控模 塊和電源模塊在上面已經(jīng)介紹過(guò)了，下面主要介紹 LED 顯示模塊。 LED 顯示模塊功能比較簡(jiǎn)單，主要負(fù)責(zé)顯示發(fā)射端發(fā)過(guò)來(lái)的 數(shù)據(jù)，用一個(gè)發(fā)光二極管就可以表示出來(lái)，和單片機(jī)的 PB7 口相連 。 （ 3） NRF24L01 無(wú)線模塊 NRF24L01 無(wú)線模塊是發(fā)射和接收集成的模塊，因此在此設(shè)計(jì)中要用到兩個(gè)NRF24L01 模塊，一個(gè)負(fù)責(zé)發(fā)射數(shù)據(jù)，和單片機(jī)發(fā)射模塊相連，一個(gè)負(fù)責(zé)接收數(shù)據(jù)，和單片機(jī)接收模塊相連。 ATMEGA48 芯片與 NRF24L01 無(wú)線模塊連接電路設(shè)計(jì) 電路連接圖如下 : 15 圖 45 AVR48 與 NRF24L01 電路連接圖 本設(shè)計(jì)采用 6線插槽實(shí)現(xiàn)單片機(jī) ATMEGA48 與 NRF24L01 的連接，具體連接如上圖所示， 從 單片機(jī)控制的角度來(lái)看，我們只需關(guān)注 NRF24L01 的 六個(gè)控制和數(shù)據(jù)信號(hào)，分別為 CSN、 SCK、 MISO、 MOSI、 IRQ、 CE。 CSN：芯片的片選線， CSN 為低電平芯片工作。 SCK：芯片控制的時(shí)鐘線（ SPI 時(shí)鐘） 。 MISO：芯片控制數(shù)據(jù)線（ Master input slave output） 。 MOSI：芯片控制數(shù)