【文章內(nèi)容簡(jiǎn)介】 0 t 0 t 0 t 0 t 0 t 根據(jù)要求所確定的穩(wěn)壓電源的電路形式如圖 32 所示。圖中變壓器 T 將來(lái)自電網(wǎng)的 220V 交流電壓變換為整流電路所需要的 交流電壓，再經(jīng)整流電橋（ 4個(gè)二極管）D1 將交流電壓變換成脈動(dòng)的直流電壓，隨后電解電容器 C1 將脈動(dòng)直流電壓中的大部分紋波加以濾除，以得到較為平滑的直流電壓。為了得到改善的紋波電壓，再將直流電壓通過(guò)電容 C2，然后經(jīng)集成穩(wěn)壓器 IC1 穩(wěn) 壓，在輸出端得到穩(wěn)定的 5V 直流電壓。這時(shí)，在輸出端接上電容 C3，用以濾除輸出端的高頻信號(hào)，改善負(fù)載的瞬態(tài)響應(yīng)，最后即可得圖 31 穩(wěn)壓電源的組成框圖及整流與穩(wěn)壓過(guò)程 （ b）整流與穩(wěn)壓過(guò)程 （ a）穩(wěn)壓電源的組成框圖 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說(shuō)明書(shū) 9 到所需的、穩(wěn)定的直流電壓。電路最后接入的發(fā)光二極管用做電源指示燈。 T2 2 0 V ～ 7 .5 VC31 0 4C21 0 4V i n1GND2V o u t3I C 17 8 0 5R11 0 0 ΩV C C1234D1B R I D G EC11 0 0 0 uSS W D2L E D+_ 主控電路 系統(tǒng)及 其 外圍電路 主控單元的選擇 本次設(shè)計(jì) 采用 51 系列及 其兼容的芯片進(jìn)行控制，它負(fù)責(zé)控制整個(gè)電路以及相應(yīng)的程序的運(yùn)行、以及給 顯示屏 電路部分發(fā)送命令。這里我們選擇了內(nèi)含 4K 字節(jié) Flash 的STC89C51，因?yàn)槲覀冎恍枰@示特定的圖形和文字，無(wú)需龐大的字庫(kù)，因此 4K Flash已經(jīng)可 以滿足字庫(kù)儲(chǔ)存的需求，不需要擴(kuò)展外存儲(chǔ)器。 STC89C51 是 8位 Flash ROM 單片機(jī)。其最突出的優(yōu)點(diǎn)是片內(nèi) ROM 為 Flash ROM，可擦寫(xiě) 1000 次以上，應(yīng)用并不復(fù)雜的通用 ROM 寫(xiě)入器就能方便的擦寫(xiě)，讀取也很方便，價(jià)格低廉，具有在片程序 ROM二級(jí)保密系統(tǒng)。因此可靈活應(yīng)用于各種控制領(lǐng)域。 STC89C51 包含以下一些功能部件： （ 1）一個(gè) 8 位 CPU ； （ 2）一個(gè)片內(nèi)振蕩器和時(shí)鐘電路； （ 3） 4KB Flash ROM ； （ 4） 128B 內(nèi) RAM； （ 5）可尋址 64KB 的外 ROM 和外 RAM 控制電路； （ 6）兩個(gè) 16 位定時(shí) /計(jì)數(shù)器； （ 7） 21 個(gè)特殊功能寄存器 ； （ 8） 4 個(gè) 8 位并行 I/O 口； （ 9）一個(gè)可編程全雙工串行口 ； 圖 32 電源電路圖 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說(shuō)明書(shū) 10 （ 10） 5 個(gè)中斷源，可設(shè)置成 2 個(gè)優(yōu)先級(jí)。 STC89C51 單片機(jī)一般采用雙列直插 DIP封裝，共 40個(gè)引腳，圖 33 為其引腳排列圖。 40 個(gè)引腳大致可分為 4類(lèi)：電源、時(shí)鐘、控制各 I/O引腳。 一． 電源 Vcc—— 芯片電源，接 +5V； GND—— 接地端。 二． 時(shí)鐘 XTAL XTAL2—— 晶體振蕩電路反相輸入端和輸出端。 三． 控制線 控制線共有 4根，其中 3根是復(fù)用線。所謂復(fù)用線是指具有兩種功能，正常使用時(shí)是一種功能，在某種條件下是另一種功能。 1． ALE/PROG —— 地址鎖存允許 /片內(nèi) EPROM 編程脈沖。 （ 1） ALE 功能：用來(lái)鎖存 P0口送出的低八位地址。 STC89C51 在并行擴(kuò)展外存儲(chǔ)器時(shí)， P0 口用于分時(shí)傳送低 8 位地址和數(shù)據(jù)信號(hào)，且均為二進(jìn)制數(shù)。當(dāng) ALE 信號(hào)有效時(shí)， P0口傳送的是低 8位地址信號(hào)； ALE 信號(hào)無(wú)效時(shí)，P0 口傳送的是低 8 位地址信號(hào)。在 ALE 信號(hào)的下降沿，鎖定 P0 口傳送的內(nèi)容，即低 8位地址信號(hào)。 需要指出的是，當(dāng) CPU 不執(zhí)行訪問(wèn)外 RAM 指令， ALE 以時(shí)鐘振蕩頻率 1/6 的固定頻率輸出，因此 ALE 信號(hào)也可作為外部芯片 CLK 時(shí)鐘或其他需要。但是，當(dāng) CPU 執(zhí)行 MOVX指令時(shí)， ALE 將跳過(guò)一個(gè) ALE 脈沖。 （ 2） PROG 功能：片內(nèi) EPROM 的芯片，在 EPROM 編程期間，此引腳輸入編程脈沖。 圖 33 STC89C51引腳圖 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說(shuō)明書(shū) 11 2． PSEN —— 外 ROM 讀選通信號(hào)。 STC89C51 讀外 ROM 時(shí)，每個(gè)機(jī)器周期內(nèi) PSEN 兩次有效輸出。 PSEN 可作為外 ROM芯片輸出允許 OE 的選通信號(hào)。在讀內(nèi) ROM 或讀外 RAM 時(shí)， PSEN 無(wú)效。 3． RST/VPD—— 復(fù)位 /備用電源。 （ 1）正常工作時(shí)， RST 端為復(fù)位信號(hào)輸入端，只要在該引腳上連續(xù)保持兩個(gè)機(jī)器周期以上高電平， STC89C51 芯片即實(shí)現(xiàn)復(fù)位操作，復(fù)位后一切從頭開(kāi)始， CPU 從 0000H 開(kāi)始執(zhí)行指令。 （ 2） VPD 功能：在 VCC 掉電情況下，該引腳可 接上備用電源，由 VPD 向片內(nèi) RAM供電，以保持片內(nèi) RAM 中的數(shù)據(jù)不丟失。 4． EA /VPP—— 內(nèi)外 ROM選擇 /片內(nèi) EPROM 編程電源。 （ 1） EA 功能：正常工作時(shí)， EA 為內(nèi)外 ROM 選擇端。 STC89C51 單片機(jī) ROM 尋址范圍為 64KB，其中 4KB 在片內(nèi)， 60KB 在片外。當(dāng) EA 保持高電平時(shí)，先訪問(wèn)內(nèi) ROM，但當(dāng)PC 值超過(guò) 4KB 時(shí)，將自動(dòng)轉(zhuǎn)向執(zhí)行 外 ROM 中的程序。當(dāng) EA 保持低電平時(shí)，則只訪問(wèn)外ROM，不管芯片內(nèi)有否內(nèi) ROM。 （ 2） VPP 功能：片內(nèi)有 EPROM 的芯片，在 EPROM 編程期間，此引腳用于施加編程電源。 四． I/O 引腳 STC89C51 有 P0、 P P P3 4 個(gè) 8位并行 I/O端口，共 32個(gè)引腳。 P0 口是一組 8位漏級(jí)開(kāi)路型雙向 I/O 口，也即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能以吸收電流的方式驅(qū)動(dòng) 8個(gè) TTL 邏輯門(mén)電路，對(duì)端口寫(xiě) 1時(shí)，又可作高阻抗輸入端用。在訪問(wèn)外部程序和數(shù)據(jù)存儲(chǔ)器時(shí)， 它是分時(shí)多路轉(zhuǎn)換的地址（低 8 位） /數(shù)據(jù)總線，在訪問(wèn)期間激活了內(nèi)部的上拉電阻。在 Flash 編程時(shí)， P0端口接收指令字節(jié)；而在驗(yàn)證程序時(shí)，則輸出指令字節(jié)。驗(yàn)證時(shí)，要求外接上拉電阻。 P1口是帶內(nèi)部上拉電阻的雙向 I/O口，向 P1口寫(xiě)入 1時(shí) P1口被內(nèi)部上拉為高電平，可用作輸入口。當(dāng)作為輸入腳時(shí)被外部信號(hào)拉低的 P1 口會(huì)因?yàn)閮?nèi)部上拉而輸出一個(gè)電流。 Flash 編程和程序校驗(yàn)期間， P1 接收低 8 位地址。 P2 口是帶內(nèi)部上拉電阻的雙向 I/O口，向 P2口寫(xiě)入 1時(shí) P2 口被內(nèi)部上拉為高電平可用作輸入口，當(dāng)作為輸入腳時(shí)被外部拉低的 P2 口會(huì)因?yàn)閮?nèi)部上拉而輸出電流。在訪問(wèn)外部程序存儲(chǔ)器或 16 位地址的外部數(shù)據(jù)存儲(chǔ)器 (例如執(zhí)行 MOVX @DPTR 指令 )時(shí)， P2口送出高 8位地址數(shù)據(jù)，當(dāng)使用 8位尋址方式 (MOVX@RI)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2口發(fā)送 P2 特殊功能寄存器的內(nèi)容，在整個(gè)訪問(wèn)期間不改變。 Flash 編程和程序校驗(yàn)時(shí)， P2也接收高位地址和一些控制信號(hào)。 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說(shuō)明書(shū) 12 P3 口是帶內(nèi)部上拉電阻的雙向 I/O口，向 P3口寫(xiě)入 1時(shí) P3 口被內(nèi)部上拉為高電平可用作輸入口，當(dāng)作為輸入腳時(shí)被外部拉低的 P3 口會(huì)因?yàn)閮?nèi)部上拉而輸出電流。 P3口除了作為一般的 I/O口線外，更重要 的是它的第二功能，如表 31所示： 主控電路系統(tǒng)外圍電路 主控電路系統(tǒng)外圍電路形式如圖 34 所示。單片機(jī)振蕩器反相放大器的輸入端（ XTAL1）和輸出端（ XTAL2）之間接上 12MHz 或更高頻率的晶振，以獲得較高的刷新頻率，使顯示更穩(wěn)定。電容 C C5 是晶振的負(fù)載電容，主要起頻率微調(diào)和穩(wěn)定的作用。單片機(jī)的串行口工作在方式 0下，作為同步移位寄存器使用，端口 RXD（ ）作為數(shù)據(jù)移位的輸入 /輸出端，而由 TXD（ ）端輸出移位時(shí)鐘脈沖。移位數(shù)據(jù)的發(fā)送和接收均以 8位為一幀，不設(shè)起始位和停止位，無(wú)論輸入 /輸出，均低位在前高位在后。 89C51的通用 I/O 口 P1 作為顯示數(shù)據(jù)和二進(jìn)制行號(hào)的公用輸出口。兩種數(shù)據(jù)的輸出在時(shí)間上是錯(cuò)開(kāi)的。 P1 口的低 4 位與行驅(qū)動(dòng)器相連，送出二進(jìn)制的行選信號(hào)； ～ 口則用來(lái)發(fā)送控制信號(hào)。 P0 和 P2口空著，在有必要的時(shí)候可以擴(kuò)展系統(tǒng)的 ROM 和 RAM。 端口引腳 第二功能 —— RXD —— TXD —— T0 —— T1 —— 0INT —— 1INT —— WR —— RD 串行口輸入端 串行口輸出端 外部中斷 0 請(qǐng)求輸入端 外部中斷 1 請(qǐng)求輸入端 定時(shí) /計(jì)數(shù)器 0 外部信號(hào)輸入端 定時(shí) /計(jì)數(shù)器 1 外 部信號(hào)輸入端 外 RAM 寫(xiě)選通信號(hào)輸出端 外 RAM 讀選通信號(hào)輸出端 表 31 P3 各端口第二功能 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說(shuō)明書(shū) 13 GNDC43 3 p FC53 3 p FV C CY11 2 M H zR28 .2 k ΩGND V C CP 1 . 01P 1 . 12P 1 . 23P 1 . 34P 1 . 45P 1 . 56P 1 . 67P 1 . 78R S T / V P D9P 3 . 0 / R x D10P 3 . 1 / T x D11P 3 . 2 / I N T 012P 3 . 3 / I N T 113P 3 . 4 / T 014P 3 . 5 / T 115P 3 . 6 / W R16P 3 . 7 / R D17X T A L 218X T A L 119GND20P 2 . 021P 2 . 122P 2 . 223P 2 . 324P 2 . 425P 2 . 526P 2 . 627P 2 . 728P S E N29A L E / P R O G30E A / V p p31P 0 . 732P 0 . 633P 0 . 534P 0 . 435P 0 . 336P 0 . 237P 0 . 138P 0 . 039V C C40U1A T 8 9 C 5 1+C61 0 uABCDG1GNDT X D － S C KR X D － SIS C L RRCK 列驅(qū)動(dòng)電路 列驅(qū)動(dòng)電路由集成電路 74HC595 構(gòu)成，它具有一個(gè) 8 位串行輸入 /輸出或者并行輸出的移位寄存器和一個(gè) 8位輸出鎖存器的結(jié) 構(gòu)，而且移位寄存器和輸出鎖存器的控制是各自獨(dú)立的，可以實(shí)現(xiàn)在顯示本行各列數(shù)據(jù)的同時(shí)，傳送下一行的列數(shù)據(jù)，即達(dá)到重疊處理的目的。 74HC595 的管腳及內(nèi)部結(jié)構(gòu)形式如圖 35 所示。它的輸入側(cè)有 8個(gè)串行移位寄存器，每個(gè)移位寄存器的輸出都連接一個(gè)輸出鎖存器。引腳 SER 是串行數(shù)據(jù)的輸入端。引腳SRCLK 輸入移位寄存器的移位時(shí)鐘脈沖，在其上升沿發(fā)生移位，并將 SER 的下一個(gè)數(shù)據(jù)打入最低位。移位后的各位信號(hào)出現(xiàn)在各移位寄存器的輸出端，也就是輸出鎖存器的輸入端。 RCLK 是輸出鎖存器的打入信號(hào)，其上升沿將移位寄存器的輸出打入 到輸出鎖存器。引腳 OE是輸出三態(tài)門(mén)的開(kāi)放信號(hào)，只有當(dāng)其為低時(shí)鎖存器的輸出才開(kāi)放，否則為高阻態(tài)。 SRCLR 信號(hào)是移位寄存器的清零輸入端，當(dāng)其為低時(shí)移位寄存器的輸出全部為 0，由于 SRCLK 和 RCLK 錯(cuò)誤 !未指定書(shū)簽。 兩個(gè)信號(hào)是互相獨(dú)立的，所以能夠做到輸入串行移位與輸出鎖存互不干擾。芯片的輸出端為 QA～ QH，最高位 QH 可作為多片 74HC595 級(jí)連應(yīng)用時(shí)，向上一級(jí)的級(jí)連輸出。但因 QH 受輸出鎖存器打入控制，所以還從輸出鎖存器前引出了 QH′，作為與 移位寄存器完全同步的級(jí)連輸出。移位寄存和輸出鎖存的時(shí)序波形如圖 36所示： 圖 34 單片機(jī)系統(tǒng)外圍電路圖 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說(shuō)明書(shū) 14 由 74HC595 及 74HC154 組成的顯示驅(qū)動(dòng)電路如圖 37中。該圖由兩片 74HC595 驅(qū)動(dòng)16 列，由 74HC154 驅(qū)動(dòng) 16 行。第一片列驅(qū)動(dòng)器的 SER