【文章內(nèi)容簡介】 態(tài)送入地址鎖存器中。 (4)START：轉換啟動信號。 START 上升沿時，復位 ADC0809； START 下降沿時啟動芯片，開始進行 A/D 轉換；在 A/D 轉換期間， START 應保持低電平。本信號有時簡寫 為 ST。 (5)D7～ D0：數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式，可以和單片機的數(shù)據(jù)線直接相連。 D0 為最低位， D7 為最高。 (6)OE：輸出允許信號。用于控制三態(tài)輸出鎖存器向單片機輸出轉換得到的數(shù)據(jù)。OE=0，輸出數(shù)據(jù)線呈高阻； OE=1，輸出轉換得到的數(shù)據(jù)。 (7)CLK：時鐘信號。 ADC0809 的內(nèi)部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。通常使用頻率為 500KHz 的時鐘信號。 C(ADDC) B(ADDB) A(ADDA) 選擇的通道 0 0 0 IN0 0 0 1 IN1 0 1 0 IN2 0 1 1 IN3 1 0 0 IN4 1 0 1 IN5 1 1 0 IN6 1 1 1 IN7 四川信息職業(yè)技 術學院畢業(yè)設計說明書 (論文 ) 第 7 頁 (8)EOC：轉換結束信號。 EOC=0,正在進行轉換； EOC=1,轉換結束。使用中該狀態(tài)信號即可作為查詢的狀態(tài)標志 ，又可作為中斷請求信號使用。 (9)Vcc： +5V電源， GND：地。 (10)Vref：參考電壓。參考電壓用來與輸入的模擬信號進行比較，作為逐次逼近的基準。其典型值為 +5V(Vref(+)=+5V, Vref()=0V)。 ADC0809 的工作原理 ： 首先輸入 3位地址，并使 ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通8 路模擬輸入之一到比較器。 START 上升沿將逐次逼近寄存器復位。下降沿啟動 A/D轉換，之后 EOC 輸出信號變低，指示轉換正在進行。直到 A/D 轉換完成， EOC 變?yōu)楦唠娖?，指示 A/D 轉換結束，結果數(shù)據(jù)已存入鎖存器，這個信號可用作中斷申請。當OE輸入高電平時，輸出三態(tài)門打開，轉換結果的數(shù)字量輸出到數(shù)據(jù)總線上。 （注意： ALE 信號常與 START 信號連在一起，這樣連接可以在信號的前沿寫入地址信號，在其后沿啟動 A/D轉換，圖 33為 ADC0809 信號的時序配合圖）。 圖 33 ADC0809 信號的時序配合 數(shù)據(jù)處理及控制芯片 AT89S51 AT89S51 是美國 ATMEL 公司生產(chǎn)的低功耗、高性能 CMOS 8 位單片機。圖 34和 35 分別為其實物圖和內(nèi)部總體結構圖。 AT89S51 片內(nèi)含有 4k 字節(jié) Flash 閃速存儲器， 128 字節(jié)內(nèi)部 RAM， 32 個 I/O 口線，看門狗 (WDT)，兩個數(shù)據(jù)指針，兩個 16 位定時 /計數(shù)器 ,一個 5 向量兩級中斷結構，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時 ,S51 可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e 方式停止 CPU 的工作，但允許 RAM，定時 /計數(shù)器，串行通信口及中斷系 四川信息職業(yè)技 術學院畢業(yè)設計說明書 (論文 ) 第 8 頁 統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復位。由于將多功能 8 位 CPU和閃爍存儲器組合在單個芯片中，ATMEL 的 AT89S51 是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。 34 AT89S51 實物圖 主要性能參數(shù) 與 MCS51 產(chǎn)品指令系列完全兼容； 4K 字節(jié)在系統(tǒng)編程 (ISP)Flash 閃速存儲器； 1000 次擦寫周期； ～ V工作電壓范圍； 全靜態(tài)工作模式： 0Hz～ 33MHz； 三級程序加密鎖； 128 字節(jié)內(nèi)部 RAM； 32 個可編程 I/O 口線； 2 個 16 位的定時 /計數(shù)器； 6 個中斷源； 全雙工串行 UART 通道； 四川信息職業(yè)技 術學院畢業(yè)設計說明書 (論文 ) 第 9 頁 圖 35 AT89S51 芯片內(nèi)部總體結構圖 AT89S51 的引腳 AT89S51 芯片為 40 引腳雙列直插式封裝，其引腳排列如圖 36所示。 圖 36 AT89S51的引腳圖 口： P2 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P2 口的輸出緩沖器可驅動 4 個 TTL 邏輯門電路。對 P2 口管腳寫入 “1”后，被內(nèi)部上拉電阻拉高，可用振蕩器 4KB ROM 128K RAM 定時器 0 定時器 1 CPU 并行ＩＯ串口 可編程串行口 中斷系統(tǒng) P0 P1 P2 P3 ｔｘｄ ｒｘｄ INT0 非 INTI 非 頻率基準源 T0 T1 四川信息職業(yè)技 術學院畢業(yè)設計說明書 (論文 ) 第 10 頁 作輸入。 P2 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在訪問 8 位地址外部數(shù)據(jù)存儲器時， P2 口線上的內(nèi)容，在整個訪問期間不改變。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 口： P3 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P3 口的輸出緩沖器可驅動 4 個 TTL 邏輯門電路。對 P3 口管腳寫入 “1”后，被內(nèi)部上拉電阻拉高，可用作輸入。 P3 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。 P3 口除了一般 I/O 線的功能外，還具有更為重要的第二功能，如表 32 所示。P3 口同時為 FLASH 編程和編程校驗接收一些控制信號。 (1)VCC：電源 電壓； (2)GND：接地； (3)P0 口： P0 口是一組 8 位漏極開路雙向 I/O 口，每位引腳可驅動 8 個 TTL 邏輯門路。對 P0 口的管腳寫 “1”時，被定義為高阻抗輸入。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，它可以被定義為數(shù)據(jù)總線和地址總線的低八位。在 FLASH 編程時， P0 口作為原碼輸入口；當 FLASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須接上拉電阻。 (4)P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口的輸出緩沖器可驅動 4 個 TTL 邏輯門電路。對 P1 口管腳寫入 “1”后，被內(nèi)部上拉電阻 拉高，可用作輸入。 P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。在 FLASH 編程和校驗時， P1 口作為低八位地址接收。 P1 口還具有第二功能，如表 32 所示。 表 32 P1口的第二功能 端口引腳 第二功能 MOSI(用于 ISP 編程 ) MISO(用于 ISP 編程 ) SCK(用于 ISP 編程 ) RXD（串行輸入口） TXD（串行輸出口） 四川信息職業(yè)技 術學院畢業(yè)設計說明書 (論文 ) 第 11 頁 /INTO（外部中斷 0） /INT1（外部中斷 1） T0（定時器 0 外部輸入） T1（定時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） (5)RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 (6) ALE//RPOG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是 ：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 (7)/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的信號將不出現(xiàn)。