【文章內(nèi)容簡(jiǎn)介】 態(tài)送入地址鎖存器中。 (4)START：轉(zhuǎn)換啟動(dòng)信號(hào)。 START 上升沿時(shí)，復(fù)位 ADC0809； START 下降沿時(shí)啟動(dòng)芯片，開始進(jìn)行 A/D 轉(zhuǎn)換；在 A/D 轉(zhuǎn)換期間， START 應(yīng)保持低電平。本信號(hào)有時(shí)簡(jiǎn)寫 為 ST。 (5)D7～ D0：數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式，可以和單片機(jī)的數(shù)據(jù)線直接相連。 D0 為最低位， D7 為最高。 (6)OE：輸出允許信號(hào)。用于控制三態(tài)輸出鎖存器向單片機(jī)輸出轉(zhuǎn)換得到的數(shù)據(jù)。OE=0，輸出數(shù)據(jù)線呈高阻； OE=1，輸出轉(zhuǎn)換得到的數(shù)據(jù)。 (7)CLK：時(shí)鐘信號(hào)。 ADC0809 的內(nèi)部沒有時(shí)鐘電路，所需時(shí)鐘信號(hào)由外界提供，因此有時(shí)鐘信號(hào)引腳。通常使用頻率為 500KHz 的時(shí)鐘信號(hào)。 C(ADDC) B(ADDB) A(ADDA) 選擇的通道 0 0 0 IN0 0 0 1 IN1 0 1 0 IN2 0 1 1 IN3 1 0 0 IN4 1 0 1 IN5 1 1 0 IN6 1 1 1 IN7 四川信息職業(yè)技 術(shù)學(xué)院畢業(yè)設(shè)計(jì)說明書 (論文 ) 第 7 頁 (8)EOC：轉(zhuǎn)換結(jié)束信號(hào)。 EOC=0,正在進(jìn)行轉(zhuǎn)換； EOC=1,轉(zhuǎn)換結(jié)束。使用中該狀態(tài)信號(hào)即可作為查詢的狀態(tài)標(biāo)志 ，又可作為中斷請(qǐng)求信號(hào)使用。 (9)Vcc： +5V電源， GND：地。 (10)Vref：參考電壓。參考電壓用來與輸入的模擬信號(hào)進(jìn)行比較，作為逐次逼近的基準(zhǔn)。其典型值為 +5V(Vref(+)=+5V, Vref()=0V)。 ADC0809 的工作原理 ： 首先輸入 3位地址，并使 ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通8 路模擬輸入之一到比較器。 START 上升沿將逐次逼近寄存器復(fù)位。下降沿啟動(dòng) A/D轉(zhuǎn)換，之后 EOC 輸出信號(hào)變低，指示轉(zhuǎn)換正在進(jìn)行。直到 A/D 轉(zhuǎn)換完成， EOC 變?yōu)楦唠娖?，指示 A/D 轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個(gè)信號(hào)可用作中斷申請(qǐng)。當(dāng)OE輸入高電平時(shí)，輸出三態(tài)門打開，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。 （注意： ALE 信號(hào)常與 START 信號(hào)連在一起，這樣連接可以在信號(hào)的前沿寫入地址信號(hào)，在其后沿啟動(dòng) A/D轉(zhuǎn)換，圖 33為 ADC0809 信號(hào)的時(shí)序配合圖）。 圖 33 ADC0809 信號(hào)的時(shí)序配合 數(shù)據(jù)處理及控制芯片 AT89S51 AT89S51 是美國 ATMEL 公司生產(chǎn)的低功耗、高性能 CMOS 8 位單片機(jī)。圖 34和 35 分別為其實(shí)物圖和內(nèi)部總體結(jié)構(gòu)圖。 AT89S51 片內(nèi)含有 4k 字節(jié) Flash 閃速存儲(chǔ)器， 128 字節(jié)內(nèi)部 RAM， 32 個(gè) I/O 口線，看門狗 (WDT)，兩個(gè)數(shù)據(jù)指針，兩個(gè) 16 位定時(shí) /計(jì)數(shù)器 ,一個(gè) 5 向量兩級(jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。同時(shí) ,S51 可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e 方式停止 CPU 的工作，但允許 RAM，定時(shí) /計(jì)數(shù)器，串行通信口及中斷系 四川信息職業(yè)技 術(shù)學(xué)院畢業(yè)設(shè)計(jì)說明書 (論文 ) 第 8 頁 統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位。由于將多功能 8 位 CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL 的 AT89S51 是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 34 AT89S51 實(shí)物圖 主要性能參數(shù) 與 MCS51 產(chǎn)品指令系列完全兼容； 4K 字節(jié)在系統(tǒng)編程 (ISP)Flash 閃速存儲(chǔ)器； 1000 次擦寫周期； ～ V工作電壓范圍； 全靜態(tài)工作模式： 0Hz～ 33MHz； 三級(jí)程序加密鎖； 128 字節(jié)內(nèi)部 RAM； 32 個(gè)可編程 I/O 口線； 2 個(gè) 16 位的定時(shí) /計(jì)數(shù)器； 6 個(gè)中斷源； 全雙工串行 UART 通道； 四川信息職業(yè)技 術(shù)學(xué)院畢業(yè)設(shè)計(jì)說明書 (論文 ) 第 9 頁 圖 35 AT89S51 芯片內(nèi)部總體結(jié)構(gòu)圖 AT89S51 的引腳 AT89S51 芯片為 40 引腳雙列直插式封裝，其引腳排列如圖 36所示。 圖 36 AT89S51的引腳圖 口： P2 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P2 口的輸出緩沖器可驅(qū)動(dòng) 4 個(gè) TTL 邏輯門電路。對(duì) P2 口管腳寫入 “1”后，被內(nèi)部上拉電阻拉高，可用振蕩器 4KB ROM 128K RAM 定時(shí)器 0 定時(shí)器 1 CPU 并行ＩＯ串口 可編程串行口 中斷系統(tǒng) P0 P1 P2 P3 ｔｘｄ ｒｘｄ INT0 非 INTI 非 頻率基準(zhǔn)源 T0 T1 四川信息職業(yè)技 術(shù)學(xué)院畢業(yè)設(shè)計(jì)說明書 (論文 ) 第 10 頁 作輸入。 P2 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在訪問 8 位地址外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2 口線上的內(nèi)容，在整個(gè)訪問期間不改變。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 口： P3 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P3 口的輸出緩沖器可驅(qū)動(dòng) 4 個(gè) TTL 邏輯門電路。對(duì) P3 口管腳寫入 “1”后，被內(nèi)部上拉電阻拉高，可用作輸入。 P3 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。 P3 口除了一般 I/O 線的功能外，還具有更為重要的第二功能，如表 32 所示。P3 口同時(shí)為 FLASH 編程和編程校驗(yàn)接收一些控制信號(hào)。 (1)VCC：電源 電壓； (2)GND：接地； (3)P0 口： P0 口是一組 8 位漏極開路雙向 I/O 口，每位引腳可驅(qū)動(dòng) 8 個(gè) TTL 邏輯門路。對(duì) P0 口的管腳寫 “1”時(shí)，被定義為高阻抗輸入。在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，它可以被定義為數(shù)據(jù)總線和地址總線的低八位。在 FLASH 編程時(shí)， P0 口作為原碼輸入口；當(dāng) FLASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須接上拉電阻。 (4)P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口的輸出緩沖器可驅(qū)動(dòng) 4 個(gè) TTL 邏輯門電路。對(duì) P1 口管腳寫入 “1”后，被內(nèi)部上拉電阻 拉高，可用作輸入。 P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為低八位地址接收。 P1 口還具有第二功能，如表 32 所示。 表 32 P1口的第二功能 端口引腳 第二功能 MOSI(用于 ISP 編程 ) MISO(用于 ISP 編程 ) SCK(用于 ISP 編程 ) RXD（串行輸入口） TXD（串行輸出口） 四川信息職業(yè)技 術(shù)學(xué)院畢業(yè)設(shè)計(jì)說明書 (論文 ) 第 11 頁 /INTO（外部中斷 0） /INT1（外部中斷 1） T0（定時(shí)器 0 外部輸入） T1（定時(shí)器 1 外部輸入） /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） (5)RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 (6) ALE//RPOG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是 ：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 (7)/PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的信號(hào)將不出現(xiàn)。