【文章內(nèi)容簡介】 人工智能及電子技術(shù)等有效地綜合運用于交通運輸管理體系統(tǒng)中，建立一種在大范圍內(nèi)、全方位發(fā)揮作用的準(zhǔn)時、準(zhǔn)確、高效的交道運輸管理體系。 早期的智能交通研究工作，可以追溯到 1970 年，當(dāng)時美國開發(fā)出了 ERGS電子道路誘導(dǎo)系統(tǒng) (Electronic Route Guidance system)。隨后，日本在 1973 年，開發(fā)出了 eATes 汽車交通綜合控制系統(tǒng) (emprehensive Automobile afficeontrol system)。與此同時，德國也在七十年代開發(fā)出了 ALI 駕駛員引導(dǎo)和公路信息系統(tǒng) (Autofahrer Leitund hiformation System)。但是，智能交通系統(tǒng)這一概念的正式提出，應(yīng)該從 1990 年美國智能交通學(xué)會 (當(dāng)時稱美國智能車輛公路學(xué)會， HvTS)開始的。對智能交通系統(tǒng)研究和實施的大力開展也是從這個時候步入了飛速發(fā)展的階段。經(jīng)過了十幾年的研究、試行和發(fā)展。現(xiàn)已證明，解 決目前經(jīng)濟(jì)發(fā)展所帶來交通問題的最理想方案便是智能交通系統(tǒng)。智能交通系統(tǒng)是將信息處理、通訊、計算機(jī)和電子技術(shù)集成到一起的一項新技術(shù)領(lǐng)域。智能交通系統(tǒng)能最佳利用現(xiàn)有宏觀交通設(shè)施 (道路、橋梁、隧道等 )，有效地緩解交通堵塞，減少交通事故，建立舒適安全的交通環(huán)境。迄今為止，在世界范圍內(nèi)都己經(jīng)有了成功應(yīng)用的范例。 美國于 1992 年制定了《美國智能交通系統(tǒng)戰(zhàn)咯規(guī)劃》，規(guī)劃中將智能交通系統(tǒng)劃分為先進(jìn)交通管理系統(tǒng) (ATMS)、先進(jìn)出行信息系統(tǒng) (ATIS)、先進(jìn)車輛控制與安全系統(tǒng) (AVcsS)、車輛操作系統(tǒng) (Cvo)、先進(jìn)公共 交通系統(tǒng) (APTS)、農(nóng)區(qū)交通系統(tǒng) (RTS)等研究開發(fā)領(lǐng)域。 5 與此同時，大規(guī)模的智能交通試驗項目在美國地方政府、企業(yè)和有關(guān)院校的支持下迅速展開。美國在以下幾個方面的應(yīng)用與實踐中取得了豐富的經(jīng)驗，比如城市交通監(jiān)控與管理、智能化交通指揮、交通信息誘導(dǎo)、電子收費、無人管理城市停車 、 商務(wù)車輛的智能化管理與調(diào)度、智慧卡與預(yù)付卡在公共交通中的應(yīng)用、505 急救電話以及系統(tǒng)互聯(lián)等等。這些系統(tǒng)的應(yīng)用面積已經(jīng)覆蓋了美國 80%以上的國土。歐洲和日本等一些發(fā)達(dá)國家，在智能交通系統(tǒng)的研究與應(yīng)用中也取得了不錯的成效。與美國不同的是，日 本對于智能交通系統(tǒng)的研究更加側(cè)重于城市交通管理和交通信息系統(tǒng)，取得了很多重要成就，比如都市交通監(jiān)控與智能交通信號控制、高速公路監(jiān)控系統(tǒng)、實用城市停車系統(tǒng)、出行信息系統(tǒng)、車輛導(dǎo)航系統(tǒng)、車輛定位系統(tǒng)、公共汽車定位與到站預(yù)報系統(tǒng)、電子收費系統(tǒng)、隧道監(jiān)視及事故檢測系統(tǒng)、數(shù)字地圖系統(tǒng)等等。 我國的智能交通系統(tǒng)還處于起步階段，還沒有制定統(tǒng)一的標(biāo)準(zhǔn)。但是智能交通系統(tǒng)的出現(xiàn)給我國的交通運輸行業(yè)帶來了巨大的機(jī)遇和挑戰(zhàn)，交通設(shè)施、交通管理以及交通工具都會發(fā)生巨大的變革。交通燈控制系統(tǒng)是城市交通控制系統(tǒng)的重要組成部分，也是智能交 通系統(tǒng)的重要組成部分。 二、可編程邏輯器件的發(fā)展?fàn)顩r 早期的可編程邏輯器件 [6]只有可編程只讀存貯器 (PROM)、紫外線可擦除只 讀存貯器 (EPROM)和電可擦除只讀存貯器 (EEPROM)三種。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。之后，出現(xiàn)的一類可編程芯片在結(jié)構(gòu)上稍微復(fù)雜一些，即可編程邏輯器件 (PLD)，它能夠完成各種數(shù)字邏輯功能。典型的 PLD由一個“或”門和一個“與”門陣列組成，而任意一個組合邏輯都可以用“與一或”表達(dá)式來描述，所以 PLD 能以乘積和的形式完成大量的組合邏輯功能。 這一階 段的產(chǎn)品主要有 PAL(可編程陣列邏輯 )和 GAL(通用陣列邏輯 )。 PAL 由一個可編程的“與”平面和一個固定的“或”平面構(gòu)成，或門的輸出可以通過觸發(fā)器有選擇地被置為寄存狀態(tài)。 PAL 器件是現(xiàn)場可編程的，它的實現(xiàn)工藝有反熔絲技術(shù)、 EPROM 技術(shù)和 EEPROM 技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列 (PLA)，它也由一個“與”平面和一個“或”平面構(gòu)成，但是這兩個平面的連接關(guān)系是可編程的。 PLA 器件既有現(xiàn)場可編程的，也有掩膜可編程的。在 PAL 的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯 GAL(Generic Array Logic)，如 GAL16V8,GAL22V10 等。它采用了 EEPROM 工藝，實現(xiàn)了電可按除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計具有很強(qiáng)的靈活性，至今仍有許多人使用。這些早期的 PLD 器件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實現(xiàn)規(guī)模較小的電 6 路。 為了彌補(bǔ)這一缺陷，上世紀(jì)八十年代中期， Xilinx 和 Altera 分別推出了類似于 PAL 結(jié)構(gòu)的擴(kuò)展型 CPLD(Complex Programmab1e Logic Dvice)和與標(biāo)準(zhǔn)門 陣列類似的 FPGA(Field Programmable Gate Array)，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點。這兩種器件兼容了 PLD 和通用門陣列的優(yōu)點，可實現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn) (一般在 10000 件以下 )之中。幾乎所有應(yīng)用門陣列、 PLD 和中 小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用 FPGA 和CPLD 器件。 經(jīng)過 25 年的發(fā)展，制造工藝不斷進(jìn)步， FPGA 和 CPLD 器件受到越來越多的電子系統(tǒng)設(shè)計師的關(guān)注，其優(yōu)越性也漸漸顯現(xiàn)，主要表現(xiàn)在以下幾方面： ① FPGA 的可編程性是與生俱來的，它導(dǎo)致了電子設(shè)計的軟硬件協(xié)調(diào)和并行，極大地提高了設(shè)計效率并減少了資源占用。 ②由于掩膜成本、工具成本和開發(fā)成本 (人年數(shù) )居高不下， ASIC 設(shè)計的NRE(一次性工程費用 )又變得難以接受 (45 納米工藝 ASIC 的投片成功率理論上為 50%)，相反 FPGA 比 ASIC 的開發(fā)時間平均少 55%，所以近 3 年來電子系統(tǒng)用 ASIC 的設(shè)計下降了 50%。 ③從 1990 年到 20xx 年， FPGA 的價格下降到原來的 1/2500，集成度提高了1000 倍，功耗降低到原來的 1/250，速度提高了 200 倍。 ④從只用于原型設(shè)計，到代替定制芯片， FPGA 市場迅速擴(kuò)展到 ASIC 的傳統(tǒng)市場，將來很多系統(tǒng)會以 FPGA 為中心來設(shè)計。 隨著國家的重視，目前國內(nèi)研究和開發(fā) FPGA 的機(jī)構(gòu)逐漸增多，包括學(xué)校、科研院所及公司，但真正在市場上能夠賣的產(chǎn)品并不多。中國作為一個大國，站在國家的戰(zhàn)略層面上看， FPGA 是必須發(fā)展的，即使 沒有自主創(chuàng)新的技術(shù)，但至少也要做到自主可控。因為 FPGA 代表了集成電路非常重要的方向，今后有可能像 CPU 一樣。當(dāng)國內(nèi)企業(yè)的水平離那些發(fā)達(dá)國家很遠(yuǎn)的時候，還能夠購買到一些產(chǎn)品。但隨著國內(nèi)企業(yè)技術(shù)水平的逐漸提高，以至于和其越來越接近，這時候，發(fā)達(dá)國家對核心器件的控制就會很嚴(yán)格，核心技術(shù)和產(chǎn)品便不能輕易得到。國內(nèi)FPGA 最有可能突破的領(lǐng)域主要是以下兩個：第一是應(yīng)用在國家核心安全部門的FPGA，如軍事及航空航天領(lǐng)域，這些領(lǐng)域會比較強(qiáng)地體現(xiàn)國家意志；第二是用量比較大的嵌入式應(yīng)用，就是把 FPGA 嵌入到 SoC 的電路中。在 可編程器件生產(chǎn)及應(yīng)用方面，國內(nèi)企業(yè)雖然起步晚，但在由中國制造模式轉(zhuǎn)變?yōu)橹袊鴦?chuàng)造模式 7 的發(fā)展趨勢下，中國自己的 FPGA 企業(yè)必有嶄露頭角的一天。 第三節(jié) 本文行文安排 本文行文安排如下： 第一章 主要論述本課題的研究意義及背景，表明了本課題研究的重要性。然后回顧了國內(nèi)外智能交通系統(tǒng)與可編程邏輯器件的發(fā)展歷史與現(xiàn)狀，并對本文做了安排，給讀者一個清晰的論文框架。 第二章 對 FPGA 做了系統(tǒng)描述，其中主要包括 FPGA 的概述、應(yīng)用，為下文奠定了理論基礎(chǔ)。 第三章主要詳細(xì)描述了 VHDL 語言程序基本結(jié)構(gòu)，包括實體、結(jié)構(gòu)體、庫，接著論述 了 VHDL 的文字規(guī)則、數(shù)據(jù)對象、數(shù)據(jù)類型、順序語句、并行語句，給了讀者清晰的概念，為下文的程序設(shè)計奠定了基礎(chǔ)。 第四章主要敘述了本課題的系統(tǒng)介紹，包括設(shè)計任務(wù)和要求，然后主要介紹了系統(tǒng)設(shè)計仿真，包括頂層框圖的設(shè)計、時序狀態(tài)圖的設(shè)計、工程設(shè)計流程框圖、芯片的選擇、最后是各個模塊的設(shè)計與仿真，基本完成了實驗的各部分設(shè)計，實現(xiàn)了系統(tǒng)要求。 第五章總結(jié)了全文所做的研究，并對未來的研究做出了展望。 第四節(jié) 本章小結(jié) 本章對論文的研究意義及研究背景進(jìn)行了闡述，明確了論文的工作重點。回顧了國內(nèi)外智能交通系統(tǒng)以及可編 程邏輯器件的發(fā)展歷史與現(xiàn)狀， 最后 講述了論文的基本框架，明確了每個章節(jié)的主要內(nèi)容和重點，對論文的主要工作有個清楚的認(rèn)識。 8 第二章 FPGA 的簡介 FPGA(Field Programmable Gates Array，現(xiàn)場可編程門陣列 )[7]是可編程邏輯器件，他們的規(guī)模比較大，適合于時序、組合等邏輯電路的應(yīng)用。它可以替代幾十甚至上百塊通用 IC 芯片。這種芯片具有可編程和實現(xiàn)方案容易改動等特點。由于芯片內(nèi)部硬件連接關(guān)系的描述可以存放在磁盤、 ROM、 PROM 或 E2PROM中，因而在可編程門陣列芯 片及外圍電路保持不動的情況下，換一塊 EPROM 芯片，就能實現(xiàn)一種新的功能。它具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此可廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)之中。 它是作為 專用集成電路 領(lǐng)域中的一種半定制電路而出現(xiàn)的 ， 既解決了定制電路的不足 ， 又克服了原有可編程器件門電路數(shù)有限的缺點。 目前以硬件描述語言所完成的電路設(shè)計 ， 可以經(jīng)過簡單的綜合與布局 ，快速的燒錄至 FPGA 上進(jìn)行測試 ， 是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。 第一節(jié) FPGA 的設(shè)計流程 FPGA的設(shè)計流程就是利用 EDA 開發(fā)軟件和編程工具對 FPGA芯片進(jìn)行開發(fā)的過程 ,開發(fā)流程圖如圖所示： 制 定 設(shè) 計 方 案設(shè) 計 輸 入功 能 仿 真綜 合 優(yōu) 化 實 現(xiàn)(翻 譯 ,映 射 ，布 局 布 線 ）時 序 仿 真 驗 證在 載 配 置 在 線調(diào) 試 圖 FPGA 開發(fā)一般流程示意圖 9 FPGA 的設(shè)計流程一般包括以下幾個步驟 :電路功能設(shè)計、設(shè)計輸入、功能仿真、綜合及時序分析、實現(xiàn)、加載配置和測試幾個階段 [8],開發(fā)流程圖如上圖所示。各個階段都可以用不同的方法和工具實現(xiàn) ,論文主要介紹一些最基本的流程 ,其他流程只是根據(jù)實際的項目作了少量的修改 ,在本質(zhì)上沒有變 化。 FPGA 設(shè)計的最基本流程包括 :設(shè)計輸入、編寫 VHDL 語言和仿真、綜合及時序分析、實現(xiàn)、加載配置和調(diào)試。以下對每一步作簡要的解釋。 一、設(shè)計輸入 設(shè)計輸入就是將所設(shè)計的系統(tǒng)或者電路以開發(fā)軟件要求的某種形式表示出來 ,并輸入給 EDA 工具的過程。常用的輸入方法有硬件描述語言 (verilog 或者VHDL 等 )、原理圖輸入方式以及波形圖輸入方式。由于采用硬件描述語言具有可移植性好、易維護(hù)、效率高等特點 ,目前大部分設(shè)計都采用這種方式。硬件描述語言輸入的方式在實質(zhì)上可以理解為編寫具有 RTL 風(fēng)格的代碼 ,把所要實現(xiàn)的電路描 述出來。 二、功能仿真 代碼編寫完成以后就進(jìn)入了功能仿真階段 ,這一階段的主要任務(wù)就是Quartus II 仿真。 Quartus II 是 Altera 公司 的綜合性 PLD/FPGA 開發(fā) 軟件 ，支持原理圖、 VHDL、 VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及 仿真器 ，可以完成從設(shè)計輸入到硬件配置的完整 PLD 設(shè)計流程。 Quartus II 提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、 AHDL 和 VHDL 完成電路描述，并將其保存為設(shè)計實體文件；芯片（電路）平面布局連線編輯。功能強(qiáng)大的邏輯綜合工具；完備的電路功能仿真與時序邏輯仿真工具等。 三、綜合及時序仿真 綜合是這樣一個過程 ,將較高級抽象層次的描述轉(zhuǎn)化為較低層次的描述。即將設(shè)計輸入編譯成由與門、或門、非門、 RAM、觸發(fā)器等基本門邏輯單元組成的邏輯連接網(wǎng)表 ,并非是真是的門級電路。真實的門級電路需要利用 FPGA 制造商的布局布線功能 ,根據(jù)綜合后生成的標(biāo)準(zhǔn)門級結(jié)構(gòu)網(wǎng)表來產(chǎn)生。 10 四、實現(xiàn) 實現(xiàn)是將綜合生成的邏輯網(wǎng)表配置到具體的 FPGA 芯片當(dāng)中。綜合工具輸出的網(wǎng)表包括了各種基本門電路以及它們之間的連接關(guān)系 ,但是 FPGA 內(nèi)部并不存在這些門電路的物理結(jié)構(gòu) ,只有查找表、觸發(fā)器等物理單元 ,因此需要把綜合輸出的網(wǎng)表配置到 FPGA 上 ,這個過程就是實現(xiàn)。 FPGA 的實現(xiàn)具體包含了翻譯、映射以及布局布線這三個步驟。實現(xiàn)之后 ,有的清況下需要進(jìn)行后仿真 (也可以叫做功能仿