【文章內(nèi)容簡介】 轉(zhuǎn)換，否則， ? ? 02 ?LE ，停止D/A 轉(zhuǎn)換。 在使用時可以采用雙緩沖方式（兩級輸入鎖存），也可以用單緩沖方式（只用一項輸入鎖存，另一級始終保持直通的形式）。因此，這種轉(zhuǎn)換器使用非常方便靈活。 DAC0832 引腳功能 五邑大學(xué)本科畢業(yè)設(shè)計 4 DAC0832 有 20 根引腳，采用雙列直插式封裝，其引腳排列如圖 22 示。 各引腳功能說明如下： (1) D7~D0 ：轉(zhuǎn)換數(shù)據(jù)輸入端。 D0 是最低位， D7 為最高位。 (2) CS ：片選信號，低電平有效。 (3) ILE ：數(shù)據(jù)鎖存允許信號，高電平有效。 (4) 1WR ：寫信號 1 端，低電平有效。當 1WR 為低電平時，用來將輸入數(shù)據(jù)傳送到輸入鎖存器；當 1WR 為高電平時，輸入鎖存器中的數(shù)據(jù)被鎖存；當 ILE 為高電平，又必須 CS 和 1WR 同時為低電平時，才能將鎖存器中的數(shù)據(jù)進行更新。以上 3 個控制信號構(gòu)成了第一級輸入鎖存。 (5) 2WR ：寫信號 2 端，低電平有效。該信號與 XFER 配合，可使鎖存器中的數(shù)據(jù)傳送到 DAC 寄存器中進行轉(zhuǎn)換。 圖 22 引腳圖 (6) XFER ：數(shù)據(jù)傳送控制信號，低電平有效。 XFER 與 2WR 配合使用，構(gòu)成第二級鎖 存。 (7) 1OUTI ：電流輸出 1 端，當 DAC 寄存器中各位全為 1 時，電流最大；而各位全為 0 時，電流為 0。 (8) 2OUTI ：電流輸出 2 端，在電路中作用為保證 常數(shù)?? 21 OUTOUT II 。在單極性輸出時， 2OUTI 常接地。 (9) bRf ：反饋電阻端，為外部運算放大器提供一個反饋電壓。 bRf 可由內(nèi) 部提供，也可由外部提供，片內(nèi)集成的電阻為 15 KΩ。 (10) refV ：參考電壓輸入端，要求外部接一個精密的電源。當 refV 為177。 10V 時，可獲得滿量程四象限的可乘操作。 (11) DGND ：數(shù)字地。 (12) AGND ：模擬地。 這是兩種不同的地，在同一塊電路板上，如果同時有模擬和數(shù)字信號元件時，一般把所有模擬信號元件的地端接在一起，所有數(shù)字信號元件的地端 接在一起，最后再將模擬地與數(shù)字地用一根導(dǎo)線連接在一起。這樣可以防止模擬信號與數(shù)字信號相互干擾 52 單片機 本設(shè)計用到的單片機是 AT89S52，它 是一個低功耗，高性能 CMOS8 位單片機，片內(nèi)含 4k Bytes ISP(Insystem programmable)的可反復(fù)擦寫 1000 次的 Flash 只讀程序存儲器，器件采用 ATMEL 公司的高密度、非易失性存儲技術(shù)制造，兼容標準 MCS51指令系統(tǒng)及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用 8 位中央處理器和 ISP Flash 存儲單元，功能強大的微型計算機 AT89S52 可 為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價比的解決方案。 AT89S52 的特點 五邑大學(xué)本科畢業(yè)設(shè)計 5 (1)40個引腳， 4k Bytes Flash 片內(nèi)程序存儲器； (2)128 bytes 的隨機存取數(shù)據(jù)存儲器（ RAM）； 32個外部雙向輸入 /輸出（ I/O）口；5個中斷優(yōu)先級 2層中斷嵌套中斷； 2個 16位可編程定時計數(shù)器； (3)2個全雙工串行通信口， 看門狗電路 ，片內(nèi)時鐘振蕩器。 (4)AT89S52 設(shè)計和配置振蕩頻率可為 0Hz 并可通過軟件設(shè)置省電模式?？臻e模式下， CPU 暫停工作，而 RAM 定時計數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 (5)和 80C51 插座兼容。 89 系列單片機的引腳與 80C51 單片機的引腳順序是一樣的，所以，當需要用 89 系列的單片機代替 80C51 時，只需要見封裝相同就可以進行代換。 (6)靜態(tài)時鐘方式。 89 系列的單片機采用靜態(tài)時鐘方式，可以有效的節(jié)約電能，這對于降低產(chǎn)品的功耗節(jié)約成本十分有利。 (7)可進行反復(fù)的系統(tǒng)實驗。用 89 系列單片機設(shè)計的系統(tǒng)，可以反復(fù)進行試 驗，每次試驗可以輸入不同的程序，這樣可以保證用戶的系統(tǒng)設(shè)計達到最優(yōu)狀態(tài)，而且根據(jù)用戶的不同需要進行修改，從而使系統(tǒng)能不斷滿足用戶的最新需要。 管腳說明 圖 23 單片機引腳圖 VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8 個 TTL 門電流。當P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口 ，當FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1口： P1口是一個內(nèi)部提供上拉電阻的 8位雙向 I/O 口， P1口緩沖器能接收輸出4TTL 門電流。 P1口管腳寫入 1后，被內(nèi)部上拉為高電平，可用作輸入口， P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉電阻的緣故。在 FLASH 編程和校驗時， P1口作為低八位地址。 P2口： P2口為一個內(nèi)部上拉電阻的 8位雙向 I/O 口， P2口驅(qū)動 4個 TTL 門電流，當 P2口被寫 “ 1” 時，其管腳內(nèi)部上拉電阻被拉高，且作為輸入口。并因此作為輸入時， P2口的管腳被 外部拉低，將輸出電流。這是由于內(nèi)部上拉電阻的緣故。 P2口當五邑大學(xué)本科畢業(yè)設(shè)計 6 用于外部程序存儲器或 16位地址外部數(shù)據(jù)存儲器進行存取時， P2口輸出地址的高八位。在給出地址 “ 1” 時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2口輸出其特殊功能寄存器的內(nèi)容。 P2口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3口： P3口管腳是 8個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4個 TTL 門電流。當 P3口寫入 “ 1” 后，它們被內(nèi)部上拉為高電平，并用作輸入口。作為輸入， 由于外部下拉為低電平， P3口將輸出電流（ TTL）這是由于上拉電阻的緣故。 RXD（串行輸入口）、 TXD（串行輸出口）、 0INT （外部中斷 0）、 1INT （外部中斷 1）、 T0（計時器 0外部輸入）、 T1（計時器 1外部輸入）、 （外部數(shù)據(jù)存儲器寫選通）、 RD （外部數(shù)據(jù)存儲器讀選通） P3口同時為閃爍編程和編程校驗接收一些控制 信號。 I/O 口作為輸入口時有兩種工作方式，即所謂的讀端口與讀引腳。讀端口實際上并不從外部讀入數(shù)據(jù)，而是把端口鎖存器的內(nèi)容讀入到內(nèi)部總線，經(jīng)過某種運算或變換后再寫回到端口鎖存器。只有讀端口時才真正地把外部的數(shù)據(jù)讀入到內(nèi)部總線。 RST：復(fù)位。當振蕩器復(fù)位器件時，要保持 RST 腳兩個機器周期以上的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低八位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器 頻率的 1/6。因此它可用作對外輸出脈沖或用于定時。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 駐極體話筒 駐極體話筒屬于電容式話筒的一種，聲電轉(zhuǎn)換的關(guān)鍵元件是駐極體振動膜。當聲波輸入時，駐極體膜片隨聲波的強弱而振動，使電容極板間的距離發(fā)生變化，引起電容量 C 發(fā)生變化，因為駐極體兩側(cè)的電荷來變，因此電容兩端的 電壓（ UC=Q／ C）發(fā)生變化，從而實現(xiàn)了聲電轉(zhuǎn)換。由于振動引起的輸出電壓的變化量較小，所以要在電容的后面加一個效應(yīng)管進行放大，提高話筒的靈敏度，同時場效應(yīng)管還可以與音頻放大器匹配。 如圖 24 示 (a) 外形圖 (b)內(nèi)部結(jié)構(gòu)圖 圖 24 駐極話筒的外形和內(nèi)部結(jié)構(gòu)圖 五邑大學(xué)本科畢業(yè)設(shè)計 7 光敏電阻 光敏電阻器是利用半導(dǎo)體的光電效應(yīng)制成的一種電阻值隨入射光的強弱而改變的電阻器；入射光強，電阻減小，入射光弱，電阻增大。光敏電阻器一般用于光的測量、光的控制和光電轉(zhuǎn)換（將光 的變化轉(zhuǎn)換為電的變化）。常用的光敏電阻器硫化鎘光敏電阻器，它是由半導(dǎo)體材料制成的。光敏電阻器的阻值隨入射光線（可見光）的強弱變化而變化，在黑暗條件下，它的阻值（暗阻）可達 1~10M 歐 ,在強光條件（ 100LX）下，它阻值（亮阻）僅有幾百至數(shù)千歐姆。光敏電阻器對光的敏感性（即光譜特性）與人眼對可見光的響應(yīng)很接近，只要人眼可感受的光，都會引起它的阻值變化。 如圖 25 示 。 圖 25 光敏電阻的工作原理圖 電磁繼電 器 電磁式繼電器一般由鐵芯、線圈、銜鐵、觸點簧片等組成 的。只要在線圈兩端加上一定的電壓，線圈中就會流 過一定的電流，產(chǎn)生電磁效應(yīng)，銜鐵 會在電磁力吸引的作用下克服返回彈簧的拉力吸向鐵芯，從而帶動銜鐵的動觸點與靜觸點（常開觸點）吸合。當線圈斷電后，電磁的吸力也隨之消失，銜鐵就會在彈簧的反作用力返回原來的位置，使動觸點與原來的靜觸點（常閉觸點）釋放。這樣吸合、釋放，從而達到了在電路中的導(dǎo)通、切斷的目的。對于繼電器 “常開、常閉 ”觸點，可以這樣來區(qū)分：繼電器線圈未通電時處于斷開狀態(tài)的靜觸點，稱為 “常開觸點 ”；處于接通狀態(tài)的靜觸點稱為 “常閉觸點 ”。 如圖 26 示 。 (a)工作原理圖 (b)外形圖 圖 26 繼電器的工作原理圖和外形圖 時鐘芯片 本設(shè)計用到的時鐘芯片是 DS12C887，其具有高精度，保存時間久等優(yōu)點上。具體介紹五邑大學(xué)本科畢業(yè)設(shè)計 8 如下 : (1)器件特性 DS12C887 實時時鐘芯片功能豐富，可以用來直接代替 IBM PC 上的時鐘日歷芯片DS12887，同時，它的管腳也和 MC146818B、 DS12887 相兼容。由于 DS12C887 能夠自動產(chǎn)生世紀、年、月、日、時、分、秒等時間信息，其內(nèi)部又增加了世紀寄存器，從而利用硬件電路解決子 “千年 ”問題； DS12C887 中自帶有鋰電池，外部掉電時，其內(nèi)部時間信息還能夠保持 10 年之久；對于一天內(nèi)的時間記錄，有 12 小時制和 24 小時制兩種模式。在 12 小時制模式中，用 AM 和 PM 區(qū)分上午和下午；時間的表示方法也有兩種，一種用二進制數(shù)表示，一種是用 BCD 碼表示； DS12C887 中帶有 128 字節(jié) RAM，其中有 11 字節(jié) RAM 用來存儲時間信息， 4 字節(jié) RAM 用來存儲 DS12C887 的控制信息，稱為控制寄存器， 113 字節(jié)通用 RAM 使用戶使用；此外用戶還可對 DS12C887 進行編程以實現(xiàn)多種方波輸出，并可對 其內(nèi)部的三路中斷通過軟件進行屏蔽。 (2) 引腳功能 DS12C887 的引腳排列如圖 27 示 。 圖 27 DS12C887 引腳圖 各管腳的功能說明如下： GND、 VCC：直流電源，其中 VCC 接 +5V 輸入， GND 接地，當 VCC 輸入為 +5V 時，用戶可以訪問 DS12C887 內(nèi) RAM 中的數(shù)據(jù)，并可對其進行讀、寫操作；當 VCC 的輸入小于 + 時，禁止用戶對內(nèi)部 RAM 進行讀、寫操作，此時用戶不能正確獲取芯片內(nèi)的時間信息；當 VCC 的輸入小于 +3V 時， DS12C887 會自動將電源發(fā)換 到內(nèi)部自帶的鋰電池上，以保證內(nèi)部的電路能夠正常工作。 MOT：模式選擇腳， DA12C887 有兩種工作模式，即 Motorola 模式和 Intel 模式，當 MOT 接 VCC 時，選用的工作模式是 Motorola 模式，當 MOT 接 GND 時，選用的是 Intel 模式。 SQW：方波輸出腳，當供電電壓 VCC 大于 時， SQW 腳可進行方波輸出，此時用 戶可以通過對控制寄存器編程來得到 13 種方波信號的輸出。 AD0～ AD7：復(fù)用地址數(shù)據(jù)總線，該總線采用時分復(fù)用技術(shù)，在總線周期的前半部分，出 現(xiàn)在 AD0～ AD7 上的是地址信息，可用以選通 DS12C887 內(nèi)的 RAM，總線周期的后半部五邑大學(xué)本科畢業(yè)設(shè)計 9 分出現(xiàn)在 AD0～ AD7 上的數(shù)據(jù)信息。 AS：地址選通輸入腳，在進行讀寫操作時， AS 的上升沿將 AD0～ AD7 上出現(xiàn)的地址信 息鎖存到 DS12C887 上，而下一個下降沿清除 AD0～ AD7 上的地址信息，不論是否有效， DS12C887 都將執(zhí)行該操作。 DS/RD：數(shù)據(jù)選擇或讀輸入腳，該引腳有兩種工作模式，當 MOT