【文章內(nèi)容簡介】 3H （4）定時器：1T1 ，001BH （5）串口中斷： 0023H 單片機串口通信[6] 串口通信原理串口通訊對單片機而言意義重大，不但可以實現(xiàn)將單片機的數(shù)據(jù)傳輸?shù)接嬎銠C端，而且也能實現(xiàn)計算機對單片機的控制。由于其所需電纜線少，接線簡單，所以在較遠距離傳輸中，得到了廣泛的運用。51單片機通過引腳RXD（，串行數(shù)據(jù)接受端）和引腳TXD(，串行數(shù)據(jù)接收端)與外界進行通信。串口主要由兩個物理上獨立的串行數(shù)據(jù)緩沖寄存器SBUF、發(fā)送控制器、接受控制器、輸入移位寄存器和輸出控制門組成。SBUF為串行口收/發(fā)緩沖寄存器，它是可尋址的專用寄存器，其中包含了發(fā)送寄存器SBUF和接受寄存器SBUF，可以實現(xiàn)全雙工通信。 串行通信控制寄存器SCON（98H）通常在芯片或設(shè)備中為了監(jiān)視或控制接口狀態(tài)，都會引用到接口控制寄存器。SCON就是51芯片的串行口控制寄存器。它的尋址地址是98H，是一個可以位尋址的寄存器，作用就是監(jiān)視和控制51芯片串行口的工作狀態(tài)。51芯片的串口可以工作在幾個不同的工作模式下，其工作模式的設(shè)置就是使用SCON寄存器?！CON格式 串行通信控制寄存器SCONSM0SM1 SM2 REN TB8RB8 TI RI（1）SM0、SM1；為串行口工作模式設(shè)置位，這樣兩位可以對應(yīng)進行四種模式的設(shè)置?！〈诠ぷ鞣绞絊M0SM1?！∈焦Α∧懿ㄌ芈?00同步移位寄存器fosc/120118位UART可變1029位UARTfosc/32或fosc/641139位UART可變表中的fosc代表振蕩器的頻率，也就是晶振的頻率。UART為(Universal Asynchronous Receiver）的英文縮寫。（2）SM2；在模式模式3中為多處理機通信使能位。在模式0中要求該位為0。（3）REM；為允許接收位，REM置1時串口允許接收，置0時禁止接收。（4）TB8；發(fā)送數(shù)據(jù)位8，在模式2和3是要發(fā)送的第9位。（5）RB8；接收數(shù)據(jù)位8，在模式2和3是已接收數(shù)據(jù)的第9位。 （6）TI；發(fā)送中斷標識位。在模式0，發(fā)送完第8位數(shù)據(jù)時，由硬件置位。其它模式中則是在發(fā)送停止位之初，由硬件置位。（7）RI；接收中斷標識位。在模式0，接收第8位結(jié)束時，由硬件置位。其它模式中則是在接收停止位的半中間，由硬件置位。 電源管理寄存器PCON(87H)PCON主要是為了在CHMOS型單片機上實現(xiàn)電源控制而設(shè)置的專用寄存器，不可位尋址?！CON格式 串行通信控制寄存器PCONSMOD ———— —— GF1 GF0 PD IDLSMOD是串口波特率倍增位，當SMOD=1時，串口波特率加倍。系統(tǒng)默認為SMOD=0。PCON的其余各位用于51單片機的電源控制。GF1和GF0：通用標志位。由軟件置位、復(fù)位。PD：掉電方式位。置1時進入掉電工作方式。IDL：待機方式位。置1時進入待機工作方式。PD和IDL同時為1時，進入掉電工作方式。復(fù)位時，PCON中所有定義位均為0。待機方式通常CPU耗電量占芯片耗電量的80%~90%，在待機方式下，CPU停止工作，單片機消耗的電流可由正常的24mA降至3mA，甚至更低[5]。終止待機方式的方法：（1）硬件復(fù)位。使RST引腳上有兩個機器周期以上的低電平，即可讓單片機退出待機狀態(tài)，從停止運行的地方恢復(fù)程序的執(zhí)行。（2）中斷方法。在待機期間，任何一個允許的中斷被觸發(fā)，IDL都會被硬件置0，從而結(jié)束待機方式，單片機進入中斷服務(wù)程序。這時，通用標志GF0或GF1可用來指示中斷是在正常操作期間還是在待機期間發(fā)生的。掉電方式PCON寄存器的PD位控制單片機進入掉電方式。當CPU執(zhí)行指令ORL PCON, 02H后，單片機進入掉電方式。進入掉電方式時，必須使外圍器件、設(shè)備處于禁止狀態(tài)。為此，在請求進入掉電方式前，應(yīng)將一些必要的數(shù)據(jù)寫入到I/O口的鎖存器中，以禁止外圍器件或設(shè)備產(chǎn)生誤動作。 串口的工作方式串行口分四種工作方式，由SCON中的SMO、SM1二位選擇決定。串行口的工作方式0（SMO=0、SM1=0）為移位寄存器輸入輸出方式，可外接移位寄存器，以擴展I/O口，也可外接同步輸入輸出設(shè)備。格式：一次收發(fā)過程，收發(fā)8位二進制數(shù)，低位在前，逐位收發(fā)，在TXD引腳輸出移位時鐘。收發(fā)波特率固定為單片機振蕩頻率的1/12。串行口的工作方式1（SMO=0、SM1=1）串行口工作于方式 1時，被控制為波特率可變的8位異步通信接口。格式：傳送一幀信息為10位，即1位起始位（0），8位數(shù)據(jù)位（低位在先）和1位停止位（1）。數(shù)據(jù)位由TXD發(fā)送，由RXD接收。波特率是可變的，取決于定時器1或2的溢出速率。方式2和方式3串行口工作于方式2和方式3時，被定義為9位的異步通信接口。格式：發(fā)送（通過TXD）和接收（通過RXD）一幀信息都是 11位： 1位起始位（0）， 8位數(shù)據(jù)位（低位在先），1位可編程位（即第9位數(shù)據(jù)）和1位停止位（1）。方式2和方式3的工作原理相似，唯一的差別是方式2的波特率是固定的。為fosc/32或fosc/64；方式3的波特率是可變的，利用定時器1或定時器2作波特率發(fā)生器。 本章小結(jié)本章所介紹的內(nèi)容都是本次畢業(yè)設(shè)計用到的理論基礎(chǔ)知識。分別介紹了51單片機的原理、控制方法及應(yīng)用技術(shù)。作為本系統(tǒng)設(shè)計與實現(xiàn)的理論基礎(chǔ)，這一章主要集中介紹在本課題中利用到的各個基本功能模塊的原理和控制方法，通過學(xué)習(xí)，我們了解了51單片機的性能特點，如功耗超低、運行速度快和豐富的片內(nèi)外資源等特點，以及51的具體操作方法，為整個系統(tǒng)的設(shè)計與實現(xiàn)作了充分的理論準備。AT89C2051與 AT89C51性能相似，使用方式相同，只是管腳數(shù)目減少，只有P0和P3口，另外其內(nèi)部還有一個比較放大器。因此不再贅述。81河南城建學(xué)院本科畢業(yè)設(shè)計（論文） 4 實時時鐘芯片DS13024 實時時鐘芯片DS1302 簡介DS1302涓流充電計時芯片包括一個實時時鐘/日歷和3字節(jié)的靜態(tài)RAM。實時時鐘/日歷提供秒、分鐘、小時、周、日期、月份和年的有關(guān)信息。對于少于31天的月份，每月月底的日期是自動調(diào)整的，包括對閏年進行更正。時鐘運行可采用24小時制或帶AM/PM指示的12小時制。同步串行通信簡化了DS1302與微處理器的接口。與時鐘/RAM通信只需三根線：RST、I/O（數(shù)據(jù)線）及SCLK（串行時鐘）。 時鐘/RAM數(shù)據(jù)的讀/寫以每次一個字節(jié)或多達31個字節(jié)的多字節(jié)模式傳輸。DS1302設(shè)計為低功耗工作，保持數(shù)據(jù)和時鐘信息的功耗小于1μW。 引腳DS1302的引腳排列如圖所示。其中XX2：。GND：電源地。RST：復(fù)位輸入端。I/O：數(shù)據(jù)輸入/輸出端。SCLK：串行時鐘輸入端。VccVcc2：電源。 DS1302引腳 命令字節(jié)。命令字節(jié)啟動每個字節(jié)的數(shù)據(jù)傳輸。該MSB(第7位)，寫入DS1302操作將被禁止。第6位是邏輯0時指定時鐘/日歷數(shù)據(jù)；第6位是邏輯1時指定RAM數(shù)據(jù)。第1至第5位規(guī)定特定寄存器作為輸入還是輸出。LSB（第0位）如果是邏輯0，指定一個寫操作（輸入）；如果是邏輯1，執(zhí)行一個讀操作[3]。命令字節(jié)總是從LSB（第0位）輸入。 命令字節(jié)（1） RST及時鐘控制驅(qū)動RST輸入高電平可啟動所有的數(shù)據(jù)傳輸。RST輸入起到兩種功能：第一，RST啟動控制邏輯，允許地址/命令序列訪問移位寄存器。第二，RST信號提供了一種終止單字節(jié)或多字節(jié)數(shù)據(jù)傳輸?shù)姆椒?。一二時鐘周期是一個上升沿序列，緊跟著一個下降沿。對于數(shù)據(jù)輸入，在時鐘周期的上升沿期間，數(shù)據(jù)必須正確；在時鐘周期的下降沿，數(shù)據(jù)位輸出。如果RST輸入低電平，所有數(shù)據(jù)傳輸中止，I/O引腳變成高阻狀態(tài)[3]。a） 單字節(jié)傳送b） 多字節(jié)傳送 DS1302時序圖（2） 數(shù)據(jù)輸入繼輸入寫命令字節(jié)的8個SCLK周期后，在接下來的8個SCLK周期的上升沿輸入數(shù)據(jù)字節(jié)。如果有額外的SCLK周期，將被忽略。數(shù)據(jù)輸入從位0開始。（3） 數(shù)據(jù)輸出繼輸入寫命令字節(jié)的8個SCLK周期后，在接下來的8個SCLK周期的下降沿輸出數(shù)據(jù)字節(jié)。請注意，將被傳輸?shù)牡谝粋€數(shù)據(jù)位出現(xiàn)在命令字節(jié)最后一位被寫入后的第一個下降沿。只要RST維持高電平，如有附加的SCLK周期，將重新轉(zhuǎn)發(fā)數(shù)據(jù)字節(jié)[3]。此操作允許連續(xù)多字節(jié)模式讀取能力。此外，I/O引腳在每個SCLK的上升沿都是三態(tài)的。數(shù)據(jù)輸出開始于第0位。（4） 多字節(jié)模式時鐘/日歷或由十進制存儲單元31（地址/命令位1至5=邏輯1）尋址的RAM寄存器可以指定為多字節(jié)模式。如上所述，第6位指定時鐘或RAM和第0位指定讀或?qū)憽Ｔ跁r鐘/日歷寄存器中的地址9至31或RAM寄存器中的地址31不能存儲數(shù)據(jù)。在多字節(jié)模式中，讀或?qū)戦_始于地址0的第0位。當在多字節(jié)模式下寫時鐘寄存器時，必須按數(shù)據(jù)傳輸?shù)拇涡驅(qū)懭胧装藗€寄存器。然而，當在多字節(jié)模式寫入RAM時，為了數(shù)據(jù)的傳輸，沒有必要寫入所有的31個字節(jié)。每個被寫入的字節(jié)都將被傳輸?shù)絉AM，無論31個字節(jié)是否都被寫入。（5） DS1302內(nèi)部寄存器。時鐘/日歷：時鐘/日歷包含在7個寫/讀寄存器中。數(shù)據(jù)以BCD碼形式包含在時鐘/日歷寄存器中。2）時鐘暫停標志：秒寄存器的第7位定義為時鐘暫停標志。當此位置1時，時鐘振蕩器停止，DS1302進入低功耗備用模式，電源消耗小于100mA。當此位置0時，時鐘將啟動。初始上電狀態(tài)未定義。3）AMPM/1224模式：DS1302能運行于12小時制或24小時制模式下。小時寄存器的第7位被定義為12或24小時模式選擇位。當其處于高電平時，選擇12小時模式。在12小時模式下，第5位是AM/PM位，其為邏輯高電平表示PM。在24小時模式下，第5位是第二個10小時位元（20~23小時）。當12/24位被改變時，小時數(shù)據(jù)一定要被重新初始化。4）寫保護位：控制寄存器的第7位是寫保護位。首7位（第0至第6位）必須置零，讀取時始終讀0。對時鐘或RAM進行任何寫操作前，該位阻止對任何其他寄存器的寫操作。初始的上電狀態(tài)沒有定義。因此，在寫入該器件之前，應(yīng)清除WP位。 DS1302的日歷/時鐘寄存器及控制字5）涓流充電寄存器[3]：該寄存器控制DS1302的涓流充電特性。涓流充電選擇（TCS）位（第4至7位）控制涓流充電器的選擇。為了阻止意外使能，只有1010模式使能涓流充電器。所欲其他模式都禁用涓流充電器。DS1302上電時，涓流充電器被禁用。DS為二極管選擇位，RS位電阻選擇位。6）時鐘/日歷多字節(jié)模式[3]：該時鐘/日歷命令字節(jié)指定多字節(jié)觸發(fā)模式操作。在此模式下，首8個時鐘/日歷寄存器可以從地址0的第0位開始被連續(xù)地讀取或?qū)懭?。當指定寫時鐘/日歷多字節(jié)模式時，如果寫保護位被設(shè)置為高電平，將沒有數(shù)據(jù)傳送到8個時鐘/日歷寄存器（包括控制寄存器）的任意一個。在多字節(jié)模式下，涓流充電器不可用。7）RAM：靜態(tài)RAM是RAM地址空間中連續(xù)編址的318字節(jié)。8）RAM多字節(jié)模式：RAM命令字節(jié)指定多字節(jié)模式操作。在此模式下，31個RAM寄存器能從地址0的第0位開始被連續(xù)讀取或?qū)懭搿＃?） 晶振的選擇（XX2）直接連接至DS1302。所選定的晶振應(yīng)該加一個6pF的負載電容。（7） 電源控制Vcc1在單電源與電池供電的系統(tǒng)中提供低電源并提供低功率的電池備份。Vcc2在雙電源系統(tǒng)中提供主電源，此時Vcc1連接到備份電源，以便在沒有主電源的情況下能保存時間信息以及數(shù)據(jù)[3]。DS1302由Vcc1或Vcc2兩者中較大者供電。 本章小結(jié)本章主要介紹了實時時鐘芯片DS1302。包括芯片的特性，以及使用芯片所必須了解的關(guān)鍵點，學(xué)習(xí)這些理論知識后，就可以初步的使用DS1302。河南城建學(xué)院本科畢業(yè)設(shè)計（論文） 5 硬件系統(tǒng)設(shè)計及原則5 硬件系統(tǒng)設(shè)計及原則 硬件系統(tǒng)設(shè)計原則硬件電路的總體設(shè)計，是指為實現(xiàn)該項目全部功能所需要的所有硬件的電氣連接。為使硬件設(shè)計具有先進性、合理性，應(yīng)該注意以下的一些原則：盡可能選擇常用的、易于方便檢查和糾錯的、比較經(jīng)典的電路。尤其要優(yōu)先選擇那些符合單片機常規(guī)用法的標準化、典型化的電路，這樣可以提高設(shè)計的成功率和機構(gòu)的靈活性，方便制作和檢查。硬件的設(shè)計和選擇要綜合軟件應(yīng)用方案同時考慮。因為，在實施硬件電路結(jié)構(gòu)和軟件方案結(jié)合的過程中，硬件電路結(jié)構(gòu)與軟件方案會彼此影響，相互制約，從而使得整機難以完成相應(yīng)的功能。所以，通過綜合的考慮，應(yīng)該按照以下原則設(shè)計：能用軟件實現(xiàn)的功能盡量用軟件來發(fā)揮作用，不能用軟件完成的，應(yīng)該用簡單的電路實現(xiàn)，以便簡化整體電路結(jié)構(gòu)。當然，系統(tǒng)的反應(yīng)速度與實時性的要求，仍然需要對系統(tǒng)的綜合考慮后再定如何配合硬件電路與軟件電路的關(guān)系。當然有一點需要注意，就是由軟件實現(xiàn)的硬件功能，一般響應(yīng)時間比硬件實現(xiàn)長，且占用CPU時間。一個單片機應(yīng)用系統(tǒng)的硬件電路設(shè)計包含兩部分內(nèi)容：一是系統(tǒng)擴展，即單片機內(nèi)部的功能單元，如ROM、RAM、I/O、定時器/計數(shù)器、中斷系統(tǒng)等不能滿足應(yīng)用系統(tǒng)的要求時，必須在片外進行擴展，選擇適當?shù)男酒?，設(shè)計相應(yīng)的電路。二是系統(tǒng)的配置，即按照系統(tǒng)功能要求配置外圍設(shè)備，如無線收發(fā)模塊電路，要設(shè)計合適的接口電路。系統(tǒng)的擴展以及各個功能模塊的設(shè)計應(yīng)該充分滿足應(yīng)用系統(tǒng)的功能設(shè)計要求，并適當?shù)牧粲杏嗟匾苑奖氵M行二次開發(fā)。對于可靠性的考慮以及系統(tǒng)抗干擾能力的考慮應(yīng)該始終作為系統(tǒng)設(shè)計的核心思想，抗干擾技術(shù)與可靠性設(shè)計原則應(yīng)該貫穿