【文章內(nèi)容簡(jiǎn)介】 去樣點(diǎn)的值對(duì)當(dāng)前點(diǎn)進(jìn)行預(yù)測(cè)，并自適應(yīng)地調(diào)整預(yù)測(cè)系數(shù)數(shù)值，使預(yù)測(cè)誤差很小，從而在降低碼率的同時(shí)，保持了很高 編碼質(zhì)量。它 是在編碼電信語(yǔ)音信號(hào)的標(biāo)準(zhǔn)脈碼調(diào)制中計(jì)算兩個(gè)連續(xù)話音取樣之間差異的一種話音編碼方法。這種計(jì)算采用自適應(yīng)濾波器進(jìn)行編碼，從而以低于標(biāo)準(zhǔn) 64Kb/s 技術(shù)的速率進(jìn)行傳輸。一般而言， ADPCM 使模擬語(yǔ)音對(duì)話能在 32Kb 的數(shù)字信道內(nèi)傳輸；用 3 或 4 位描述每個(gè)取樣，這代表了兩個(gè)相鄰取樣間的差異。每秒進(jìn)行 8000 次取樣。總之，許多語(yǔ)音處理者使用的 ADPCM 允許語(yǔ)音信號(hào)編碼所用的空間是 PCM 的一半。 ADPCM 已經(jīng)形成國(guó)際標(biāo)準(zhǔn)， CCITT（ ITU 的前身）在 1988 年指定的 標(biāo)準(zhǔn)就是 ADPCM 的編碼標(biāo)準(zhǔn)。 是 ITU 制定的自適應(yīng)差分脈沖編碼算法標(biāo)準(zhǔn)， 能提供 4 種數(shù)碼率： 40Kbps、 32Kbps、24Kbps、 16Kbps。 在此項(xiàng)目中，使用 32kbps 的速率。 其語(yǔ)音質(zhì)量相當(dāng)于 64Kbps 的 PCM 編碼，并具有良好的抗誤碼性能。 如圖 所示，其編碼過(guò)程為：從編碼器輸入 8 位的 A 律或 181。律PCM 信號(hào)。首先通過(guò)轉(zhuǎn)換器將其轉(zhuǎn)換為 14 位的均勻量化 PCM 編碼； 10 然后減去線性預(yù)測(cè)器輸出的預(yù)測(cè)信號(hào) x180。(n)，得到預(yù)測(cè)誤差信號(hào) d(n)，再經(jīng)過(guò)非均勻自適應(yīng)量化器得到編碼信號(hào) c(n)，一方面將 c(n)傳送給解碼器；另一方面將其輸入 反向自適應(yīng)量化器進(jìn)行 D/A 轉(zhuǎn)換，還原得到模擬量化差分信號(hào) d180。(n)，供反饋回路生成重構(gòu)信號(hào)和預(yù)測(cè)信號(hào)。自適應(yīng)量化器和反向自適應(yīng)量化器均受尺度因子 y(n)控制，其量化特性的變化與信號(hào)的動(dòng)態(tài)范圍相匹配。自適應(yīng)量化速度的控制由控制器控制，它采用雙模式自適應(yīng)方式：對(duì)幅度變化較大的語(yǔ)音信號(hào)進(jìn)行快速自適應(yīng)處理，其標(biāo)尺因子為 y180。(n)；對(duì)幅度變化較小的帶內(nèi)數(shù)據(jù)和信令進(jìn)行慢速自適應(yīng)處理，其尺度因子為 y180。180。(n)，總的尺度因子 y(n)為 y180。(n)和 y180。180。(n)的線性組合 : y(n)=k(n) y180。(n1)+[1k(n)] y180。180。(n1) 式中 k(n)為自適應(yīng)控制參數(shù)， 0≤k(n) ≤1。 k(n)由自適應(yīng)控制器模塊根據(jù)差分信號(hào)變化速率來(lái)確定。對(duì)于語(yǔ)音數(shù)據(jù)， k(n)趨于 1；對(duì)帶內(nèi)數(shù)據(jù)或信令， k(n)趨于 0。 t′(n)和 t″(n)為語(yǔ)音檢測(cè)信號(hào)，由信號(hào)音和轉(zhuǎn)換檢測(cè)器生成，供自適應(yīng)控制模塊轉(zhuǎn)換適應(yīng)模式 。 PCM 格式轉(zhuǎn)換器 差分信 號(hào)計(jì)算 自適應(yīng) 量化器 反向自適 應(yīng)量化器 自適應(yīng) 預(yù)測(cè)器 重構(gòu)信號(hào) 計(jì)算器 量化器尺度因子自適應(yīng)邏輯 自適應(yīng)速 度控制器 音信號(hào)和 轉(zhuǎn)換檢測(cè)器 x(n) x180。(n) d(n) c(n) d180。(n) ADPCM 輸出 x180。180。180。(n) y(n) k(n) y(n) t180。(n) t″ (n) x ″(n) k 180。(n) 圖 編碼器方框圖 11 自適應(yīng)預(yù)測(cè)器根據(jù)量化差分信號(hào) d′(n)計(jì)算預(yù)測(cè)信號(hào) x″(n)，用一個(gè)兩階的全極點(diǎn)濾波器和一個(gè)六階的全零點(diǎn)濾波器實(shí)現(xiàn)。 采用反饋型自適應(yīng)和反向預(yù)測(cè)的方法，編碼中 僅包括預(yù)測(cè)誤差信號(hào)編碼，不包含預(yù)測(cè)系數(shù)和自適應(yīng)量化器的量化間隔或增益因子等參數(shù)。 解碼器與編碼器類似，其模塊基本上與編碼器中的反饋回路部分相同。其中在輸出 PCM 格式轉(zhuǎn)化器后加一個(gè)同步編碼調(diào)整，作用是防止 同步級(jí)聯(lián)情況下產(chǎn)生累計(jì)失真，調(diào)整 PCM 輸出編碼以消除后面一個(gè) ADPCM 級(jí)的量化失真 [8]。 CVSD 算法 連續(xù)可變分辨率增量調(diào)制（ CVSD），是一種常用的 ADM（自適應(yīng)增量調(diào)制），是一種 1bit 的差分波形編碼方式。自適用的量階隨信號(hào)統(tǒng)計(jì)特性的變化而變化，在信號(hào)很大動(dòng)態(tài)范圍內(nèi)，可獲得最大信噪比。并且易于 實(shí)現(xiàn)，電路結(jié)構(gòu)簡(jiǎn)單。 其自適應(yīng)規(guī)則是： 。)1( 。)1( Qnk Pnk ??? ????? 其它 )2()1()( ???? nenene 在這里 0＜ k＜ 1，而 P＞ Q。其中 P 是能使系統(tǒng)對(duì)斜率過(guò)載作出響應(yīng)的一個(gè)較大常數(shù)。 △（ n）的遞推公式中其上下限是確定的。 CVSD的基本原理是按照碼序列中表示斜率過(guò)載的情況改變 △ （ n）。假定相鄰的三個(gè)碼子全 “1”或者全 “0”，則 △（ n）增加一個(gè)值；否則 △（ n）一直遞減到由 k (因?yàn)?k＜ 1＝和 Q 共同決定的 △ min。參數(shù) k 控制自適應(yīng)的速度：如果 k 接近 1， △ （ n）增加或者減小的速率變慢；若 k很小，則自適應(yīng)速度加快。其編譯碼器如圖 、圖 所示。 12 圖 數(shù)字 CVSD 編碼器 圖 數(shù)字 CVSD 譯碼器 其中： 音節(jié)平滑濾波器 1111 1)( azGZH ??? 三連碼 檢測(cè)器 數(shù)字低 通濾波 H2D（ z） H1（ z） X0 D Xmin B C′ 乘法器 乘法器 加 法器 數(shù)字低 通濾波 三連碼 檢測(cè)器 H2C（ z） ? H1（ z） X0 c Xmin A 乘法器 加 法器 乘法器 減法器 13 編碼器雙積分器 2211 1122 1 )1()( ????? ?? zbzb czGzH CC 譯碼器主積分器 2211 22 1)( ?? ??? zbzb GzH DD G1 是時(shí)間常數(shù) ， a1 是增益因子 。 G2C、 G2D、 b b c1 均是和工作頻率、通帶頻率及采樣頻率有關(guān)的系數(shù) 。 圖中，輸出濾波器的功能一般對(duì) CVSD 編碼是相當(dāng)關(guān)鍵的。實(shí)用的 CVSD 編碼器一般輸入過(guò)抽樣，以便在二電平粗量化器的限制條件下達(dá)到實(shí)用編碼的目的。由于這種過(guò)抽樣 ,所以未濾波的輸出階躍函數(shù)的特性中，包含了量化噪聲及輸入信號(hào)頻帶 以外的失真分量，這就要求用低通濾波器來(lái)抑制 W 與 ∫s/2 之間的帶外分量 [7]。 根據(jù)指標(biāo)：采樣率為 16kHz，通帶截止頻率為 ，阻帶截止頻率為 。阻帶最小衰減為 ，溫帶最大衰減為 。數(shù)字低通濾波器設(shè)計(jì)成五階橢圓 IIR 濾波器。 主 要技術(shù)：三連 0/三連 1 檢測(cè)，即若檢測(cè)到碼流中有三連 0 或三連 1，則表示信號(hào)在驟升或驟降，調(diào)整量階以適應(yīng)信號(hào)變化 。 14 第三章 芯片和硬件系統(tǒng)設(shè)計(jì) DSP 芯片 TMS320VC5409 （ 1） TMS320VC5409 簡(jiǎn)介 數(shù)字信號(hào)處理芯片（ DSP）是一種特別適用于進(jìn)行實(shí)時(shí)數(shù)字信號(hào)處理的微處理器。 DSP 器件按照用途分類可分為兩大類：一類是專門用于 FFT、 FIR 濾波、卷積等運(yùn)算的芯 片，稱為專用 DSP 器件；另一類是可以通過(guò)編程完成各種擁護(hù)要求的信息處理任務(wù)的芯片，稱為通用數(shù)字信號(hào)處理器件。還可以按照 DSP 工作的 數(shù)據(jù)格式把 DSP芯片分為數(shù)據(jù)以定點(diǎn)格式工作的定點(diǎn) DSP 芯片和數(shù)據(jù)以浮點(diǎn)格式工作的浮點(diǎn) DSP 芯片。 DSP 芯片具有精度高、靈活性大、可靠性高以及分時(shí)復(fù)用等特點(diǎn)。 由于語(yǔ)音壓縮的運(yùn)算量、存儲(chǔ)量和精度要求都不太高，在考慮價(jià)格因素的基礎(chǔ)上，定點(diǎn) DSP 足以勝任語(yǔ)音編解碼的要求。本文采用了TI 公司的 TMS320VC5409 定點(diǎn) DSP 實(shí)現(xiàn)了上述三種語(yǔ)音編解碼算法。TMS320VC54x 是 TI 公司繼 TMS320C1x、 TMS320C2x、 TMS320C5x 之后推出的新一代高性能通用型定點(diǎn) DSP 芯片。該系列芯片具有很高的性能價(jià)格比，體積小，功耗低，功能強(qiáng)，已經(jīng)在語(yǔ)音合成、通信傳輸、圖象處理、測(cè)量與控制等許多領(lǐng)域得到廣泛的應(yīng)用 [9]。 TMS320VC5409 是 TI 公司生產(chǎn)的一種性價(jià) 比較高的定點(diǎn) DSP 芯片， 是新一代的高性能、低價(jià)位、低功耗數(shù)字信號(hào)處理器。與現(xiàn)在流行的 TMS320C5409 相比，性能提高了 60%，功耗效率提高了 50%。它 被廣泛應(yīng)用在嵌入式系統(tǒng)、數(shù)據(jù)采集等系統(tǒng)中， 還可以應(yīng)用在 如機(jī)頂盒（ STB）、個(gè)人數(shù)字助理（ PDA）和數(shù)字無(wú)線通信等要求能脫機(jī)運(yùn)行的內(nèi)嵌式系統(tǒng)中。它的運(yùn)算速度為 80MIPS/100MIPS，時(shí)鐘周期10/ ns。它擁有改進(jìn)的哈佛結(jié)構(gòu)、一個(gè) CPU、片上存儲(chǔ)區(qū)（ 32KB的 ROM 和 64KB 的 DARAM）、片上外設(shè)以及專用的指令結(jié)構(gòu)。外圍電路包括 1 個(gè)定時(shí)器， 1 個(gè)主機(jī)接口，并且具有 DMA 和片內(nèi)引導(dǎo)功能。它具有以下的優(yōu)點(diǎn)： 15 ⑴ 1 條程序總線和 3 條數(shù)據(jù)總線。配合存儲(chǔ)區(qū)的雙操作數(shù)讀取能力，可以支持單周期，三操作數(shù)指令，提高了程序的運(yùn)行和通用性； ⑵ 先進(jìn)的針對(duì)應(yīng)用設(shè)計(jì)的 CPU 硬件邏輯提高了芯片的性能； ⑶ 高度專用的指令結(jié)構(gòu)提供了更快的算法實(shí)現(xiàn)和更方便的優(yōu)化； ⑷ 片上外設(shè)包括 3 個(gè) McBSP（多通道緩沖串口）、一個(gè) 6 通道的 DMA 控制器、 8bit HPI 口及鎖相環(huán)時(shí)鐘發(fā)生器； ⑸ 模塊化結(jié)構(gòu)方便了快速的后續(xù)發(fā)展； ⑹ 先進(jìn)的 IC 處理技術(shù)實(shí)現(xiàn)了高性能和低功耗， 5V 靜態(tài) CMOS技術(shù)進(jìn)一 步降低了功耗?？刹捎霉南陆抵噶?IDLE IDLE2 和IDLE3 控制芯片功耗。 ⑺ TI 公司的 DSP 芯片出廠時(shí)，在片內(nèi) ROM 中固化有引導(dǎo)裝載程序 Bootloader，其主要功能就是將外部的程序裝載到片內(nèi) RAM 中運(yùn)行，以提高系統(tǒng)的運(yùn)行速度 [10]。 硬件系統(tǒng) （ 1）硬件板介紹 在發(fā)端，模擬信號(hào)通過(guò)前端處理電路和 A/D 采樣，轉(zhuǎn)換成 8bit Alaw PCM 信號(hào)。對(duì)數(shù) PCM 信號(hào)在 TMS320VC5409 中轉(zhuǎn)換線性碼，并進(jìn)行壓縮編碼。輸出的 。 接收端接收到的 壓縮碼流在 DSP 中被解碼成對(duì)數(shù) PCM 信號(hào)，再經(jīng)過(guò) D/A 變換和用戶電路，最終得到模擬話音。其中 CPLD 用來(lái)產(chǎn)生 8kHz的幀同步信號(hào)，使各硬件芯片之間協(xié)同工作。 A/D、 D/A 部分采用單片 MC14557 芯片。單路信號(hào)的硬件系統(tǒng)框圖如圖 所示。 16 圖 單路信號(hào)的硬件系統(tǒng)框圖 （ 2） 算法的硬件選擇 程序定義了兩個(gè)標(biāo)志變理 flag flag2。利用 VC5409 提供的可屏蔽中斷 INT0～ INT3，在中斷服務(wù) 過(guò) 程中對(duì) 2 個(gè)標(biāo)志位進(jìn)行設(shè)置，從而控制主程序 的 跳轉(zhuǎn) 。 系統(tǒng)加電后， INT0～ INT3 其中 的 一個(gè)管腳給出中斷請(qǐng)求信號(hào)，程序執(zhí)行 的過(guò)程 中檢測(cè)到哪個(gè)中斷，就執(zhí)行該中斷對(duì)應(yīng)的編碼算法。接著，主程序?qū)?IMR 寄存器