【文章內(nèi)容簡(jiǎn)介】 5 在單核處理器系統(tǒng)中，單一線程中已經(jīng)不太可能提高更多的并行性。簡(jiǎn)單點(diǎn)說(shuō)就是傳統(tǒng)單核處理器的是一個(gè)通道，雙核處理器是兩個(gè)通道，處理速度比傳統(tǒng)快。而且，生產(chǎn)成本也相對(duì)較低。目前，雙核處理器的價(jià)格已經(jīng)很便宜了，用戶理想的選擇當(dāng)然是雙核，而非單核處理器。 3) 系統(tǒng)所能耗問(wèn)題現(xiàn)象突出 目前，相對(duì)于傳統(tǒng)的單核處理器來(lái)說(shuō)，如果僅僅提升處理主頻，其發(fā)熱量非常大，將消耗非常大的功率，那么其散熱量也就不行了，沒(méi)有足夠大，足夠強(qiáng)的冷去風(fēng)扇，使處理器正常穩(wěn)定地工作。 4) 對(duì)大型功能需求處理能力低 隨著當(dāng)前對(duì)大型數(shù)據(jù)庫(kù)、政府、企業(yè)、軍事、通信要求高性能處理能力芯片，單核處理器已經(jīng)表現(xiàn)得不能為力，而且已經(jīng)顯現(xiàn)了巨大的缺陷，達(dá)不到理想的使用效果。 多核處理器的提出 上一節(jié)已經(jīng)講到：隨著單核 CPU 在處理系統(tǒng)能力上，體現(xiàn)出來(lái)的性能瓶頸，并暴露出許許多多的局限，下面，我們自然而然的引入多核處理器概念，多核處 理器能帶來(lái)許多，讓用戶很滿意的性能優(yōu)勢(shì)，在很多關(guān)鍵處理需求上讓用戶喜悅，比如說(shuō)：系統(tǒng)安全性和虛擬技術(shù)等方面起到至關(guān)重要作用。隨著虛擬技術(shù)的逐步發(fā)展，該技術(shù)已經(jīng)能夠提供對(duì)資源使用率有較好的保護(hù)，并且在一些重要的商用市場(chǎng)提供更好的保護(hù)，有較高的市場(chǎng)價(jià)值。而我們普通消費(fèi)者在多核處理器的批量生產(chǎn)后，便也會(huì)得到比以前傳統(tǒng)的單核處理器，得到更高的性能，更快的運(yùn)算，更安全的性能，逐步提高人們生活質(zhì)量，提高人們工作效率。 多核處理器的概念 所謂多核心處理器，簡(jiǎn)單的說(shuō)就是在一塊 CPU 基板上集成兩個(gè)或兩個(gè)以上處理器核心，并且通過(guò)并行總線將個(gè)處理器核心連接起來(lái)。例如：上面章節(jié)提到 intel 公司 07年推出的非常流行的酷睿 2 型雙核處理器?？犷?2 型雙核處理器其實(shí)是單芯片多核處理器（ CMP）中最容易、最簡(jiǎn)單實(shí)現(xiàn)的一種多核處理器。實(shí)際上，在嵌入處理器研究中，雙核心處理器是性?xún)r(jià)比非常高的一種芯片處理器。 我們先談一下多核處理器可能存在一些問(wèn)題。多核處理器存在的主要問(wèn)題：因?yàn)閱?沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 6 片多核處理器系統(tǒng)的資源都是采用劃分方式的，如果當(dāng)沒(méi)有足夠多的線程時(shí)。就造成了處理器系統(tǒng)資源的浪費(fèi)。多核處理器的有點(diǎn)主要是：處理器 可以很簡(jiǎn)單的認(rèn)為容易獲得非常高的主頻，而且與此同時(shí)縮短的設(shè)計(jì)、驗(yàn)證、制作加工的時(shí)間。而多核處理器相對(duì)于傳統(tǒng)的單核處理器具有更高的并行度，在多核處理器上可以達(dá)到多線程、多進(jìn)程并行，意思就是說(shuō)在同一時(shí)刻處理器上有多個(gè)線程和多個(gè)進(jìn)程在并行執(zhí)行。 多核處理器芯片的出現(xiàn)和發(fā)展，是并行技術(shù)發(fā)展和市場(chǎng)應(yīng)用需求的必然產(chǎn)物。多核處理器能獲得用戶較滿意的主頻，采用多核處理器架構(gòu)能獲得較高的性能，在每個(gè)時(shí)鐘周期內(nèi)，多核處理器可執(zhí)行更多內(nèi)核有效單元，內(nèi)核之間互相達(dá)到高效的通信機(jī)制，才使系統(tǒng)達(dá)到最大性能，達(dá)到較高的主頻。 這主要如下 四個(gè)方面的原因： 第一：根據(jù)摩爾定律，傳統(tǒng)的單核處理器不可能達(dá)到理想的主頻，而且隨著集成電路、晶體管高速發(fā)展，在制造水準(zhǔn)進(jìn)入 90nm 工藝時(shí)代，多核處理器芯片將能更高效發(fā)揮其重要的性能。 第二，多核核間通信技術(shù)逐步發(fā)展，多核處理器核間的通信標(biāo)準(zhǔn)統(tǒng)一規(guī)范后，各個(gè)內(nèi)核之間相互協(xié)作和通信實(shí)現(xiàn)高效的通信機(jī)制，而與傳統(tǒng)的單核處理器結(jié)構(gòu)相比，多核處理器在克服線程延遲影響方面更具有優(yōu)勢(shì)。 第三，在能耗方面，多核處理器相對(duì)于傳統(tǒng)的的單核處理器其功耗小得多。當(dāng)達(dá)到同一主頻時(shí)，傳統(tǒng)的單核處理器要達(dá)到這一主頻時(shí)，其發(fā)熱量一定非常大 ，將消耗非常大的功率，并散發(fā)出巨大的熱量，如果沒(méi)有足夠大、足夠強(qiáng)的冷卻風(fēng)扇，處理器就無(wú)法正常穩(wěn)定保持工作。而多核處理器芯片在這方面就進(jìn)行了優(yōu)化，在功耗方面性能表現(xiàn)卓越。 第四，多核處理器研制設(shè)計(jì)時(shí)間短、技術(shù)相對(duì)成熟、必要?jiǎng)趧?dòng)成本低。最有效的例證就是單核處理器與雙核處理器，在提升主頻上研制設(shè)計(jì)成本，體現(xiàn)出的性?xún)r(jià)比。目前，雙核處理器已經(jīng)牢牢占據(jù)市場(chǎng)絕大多位置，將有逐步完全取代傳統(tǒng)單核處理器的趨勢(shì)。 處理器的同構(gòu)和異構(gòu) 多核處理器存在兩種結(jié)構(gòu)形態(tài)：同構(gòu)和異構(gòu)，下面本文簡(jiǎn)要地說(shuō)明分析一下同構(gòu)與異構(gòu)是多核處 理器芯片的兩種比較流行的結(jié)構(gòu)形態(tài)，在多核處理器的發(fā)展思路上有十分重要的意義。 請(qǐng)看下表 ：我們將同構(gòu)與異構(gòu)多核處理器作一下見(jiàn)簡(jiǎn)要性能比較，從表中，我 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 7 們很容易看出同構(gòu)和異構(gòu)多核處理器的 4 個(gè)方面：即： 主要應(yīng)用； 主要結(jié)構(gòu)； 數(shù)據(jù)存儲(chǔ)； 核間互連。主要不同就是異構(gòu)多核處理器是專(zhuān)用處理器。針對(duì)用戶不同需求，我們將有針對(duì)性的采用不同處理器設(shè)計(jì)方法，比一個(gè)以不變應(yīng)萬(wàn)變的方法更有價(jià)值。當(dāng)時(shí)，采用異構(gòu)處理架構(gòu)一般意味著采用兩個(gè)或者更多個(gè)芯片，這樣我們可以很容易的看出先用不同的結(jié)構(gòu)的處理器體現(xiàn)的性能是不一樣的。 表 同構(gòu)與異構(gòu)多核處理器比較 同構(gòu)的多核處理器 異構(gòu)的多核處理器 主要應(yīng)用 通用處理器 多用 /專(zhuān)用處理器 主要結(jié)構(gòu) 同構(gòu)核心，多核 主從式異構(gòu)核心，眾核 數(shù)據(jù)存儲(chǔ) 寄存器文件、 Cache、內(nèi)存 寄存器文件、 Cache、內(nèi)存 核間互聯(lián) 多總線、交叉開(kāi)關(guān)、格櫥等 多總線、交叉開(kāi)關(guān)、格櫥等 多核處理器的優(yōu)點(diǎn) 和單核處理器相比，多核處理器有著 5 個(gè)顯著的優(yōu)點(diǎn)： 邏輯簡(jiǎn)單：相對(duì)超標(biāo)量微處理器結(jié)構(gòu)和超長(zhǎng)指令字結(jié)構(gòu)而言，單芯片多處理器結(jié)構(gòu)的控制邏輯復(fù)雜性要明顯低很多。相應(yīng)的單芯片多處理器的硬件實(shí)現(xiàn)必然要簡(jiǎn)單得多。 高主頻：芯片多處理器結(jié)構(gòu)的控制邏輯相對(duì)簡(jiǎn)單，包含極少的全局信號(hào)，因此線延遲對(duì)其影響比較小，因此，在同等工藝條件下，單芯片多處理器的硬件實(shí)現(xiàn)要獲得比超標(biāo)量微處理器和超長(zhǎng)指令字微處理器更高的工作頻率。 低通信延遲：由于多個(gè)處理器集成在一塊芯片上，且采用共享 Cache 或者內(nèi)存的方式，多線程的通信延遲會(huì)明顯降低，這樣也對(duì)存儲(chǔ)系統(tǒng)提出了更高的要求。 低功耗 ：調(diào)節(jié)電壓 /頻率、負(fù)載優(yōu)化分布等，可有效降低 CMP 功耗。 設(shè)計(jì)和驗(yàn)證周期短：微處理器廠商一般采用現(xiàn)有的成熟單核處理器作為處理器核心，從而可縮短設(shè)計(jì)和驗(yàn)證周期，節(jié)省研發(fā)成本。 多核多線程處理器的關(guān)鍵技術(shù) 多核處理器有許多重大的關(guān)鍵技術(shù)，至今都是處理器研究的熱點(diǎn)問(wèn)題，主要是集中 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 8 在體系架構(gòu)、軟件、邏輯控制、設(shè)計(jì)周期、功耗和安全性設(shè)計(jì)等等方面，多核多線程處理器具有當(dāng)前研究熱門(mén)方面的技術(shù)。下面例舉出多核多線程處理器芯片面臨著的九大關(guān)鍵技術(shù)： ? 核結(jié)構(gòu)研究：同構(gòu)還是異構(gòu) ? 程序執(zhí)行模型 ? Cache 設(shè)計(jì)：多級(jí) Cache 設(shè)計(jì)與一致性問(wèn)題 ? 總線設(shè)計(jì) ? 操作系統(tǒng)設(shè)計(jì)：任務(wù)調(diào)度、中斷處理、同步互斥 ? 低功耗設(shè)計(jì) ? 存儲(chǔ)器墻 ? 可靠性及安全性設(shè)計(jì) ? 核間通信技術(shù) 核間通信技術(shù) 多核處理器是指一個(gè)芯片內(nèi)含有兩個(gè)或者兩個(gè)以上的 “執(zhí)行內(nèi)核 ”。多核處理器核間通信結(jié)構(gòu)研究目的是使各核之間能夠相互協(xié)作、通信，提高處理器速度、性能。目前多核處理器的體系結(jié)構(gòu)除了繼續(xù)沿用單核中的總線共享結(jié)構(gòu)，如 AMBA、 CoreConnect、Wishbone、 OCP、 C* BUS 等總線結(jié)構(gòu)外，還有交叉開(kāi)關(guān) ( Crossbar switch) 、片上網(wǎng)絡(luò) ( Network onChip) 等結(jié)構(gòu)。 圖 給出了共享總線結(jié)構(gòu)的多核處理器模型。處理器內(nèi)部每個(gè)核都有私有一級(jí)緩存 ( L1 Cache)和共享的二級(jí)緩存 ( L2 Cache) 。核的 L1 Cache 之間、核的 L1 Cache 與 L2 Cache、主存與片內(nèi)以及 I/O 設(shè)備與片內(nèi)的通信都是通過(guò)共享總線實(shí)現(xiàn)。這種結(jié)構(gòu)只能同時(shí)允許一個(gè)核的 L1 Cache 與 L2 Cache 進(jìn)行交互。 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 9 圖 共享內(nèi)存多核處理器模型 如圖 所示，交叉開(kāi)關(guān)結(jié)構(gòu)引入了交換矩陣這種新的交換方式，摒棄了共享帶寬的交換方式。 Crossbar Switch 被不同核的 L1 Cache 交替使用從而達(dá)到訪問(wèn)共享 L2 Cache 的目的。 n 條橫向和 m 條縱向的總線構(gòu)成的網(wǎng)狀結(jié)構(gòu)使得每一個(gè)核能夠和任意一塊 L2 Cache 進(jìn)行連接，每一條交叉線中的交叉位置等效于一個(gè)開(kāi)關(guān)［ 4］。如果有不同的核需要同時(shí)訪問(wèn)同一塊 L2 Cache 會(huì)產(chǎn)生競(jìng)爭(zhēng)現(xiàn)象，這時(shí)需要有相應(yīng)的仲裁機(jī)制來(lái)保證數(shù)據(jù)的完整性與一致性，其中硬件保證了操作的唯一性，軟件保證了數(shù)據(jù)的完整性。 圖 交叉開(kāi)關(guān)結(jié)構(gòu) 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 10 片上網(wǎng)絡(luò) ( NoC， Network onChip) 核心思想是將計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)思想移植到芯片設(shè)計(jì)中。 NoC 設(shè)計(jì)定義了 5 個(gè)協(xié)議層 : 物理層、數(shù)據(jù)鏈路層、網(wǎng)絡(luò)層、傳輸層和系統(tǒng)層。數(shù)據(jù)采用報(bào)文形式交換，將消息劃分成固定長(zhǎng)度的報(bào)文，每個(gè)報(bào)文的前幾個(gè)字節(jié)包含路由和控制信息。在報(bào)文轉(zhuǎn)發(fā)中，依照路由算法決定報(bào)文在網(wǎng)絡(luò)結(jié)構(gòu)中傳輸?shù)穆窂健⒎较颉⒕嚯x。交換算法決定兩個(gè)相鄰路由節(jié)點(diǎn)之間某種方式動(dòng)態(tài)地分配傳輸線路和接口的資源。 共享總線與交叉開(kāi)關(guān)兩種結(jié)構(gòu)都易于設(shè)計(jì)實(shí)現(xiàn)，軟件開(kāi)銷(xiāo)較小。交叉開(kāi)關(guān)是 多通道的數(shù)據(jù)傳輸，相比于單通道的共享總線互聯(lián)結(jié)構(gòu)具有更大的訪問(wèn)帶寬。但是實(shí)現(xiàn)交叉開(kāi)關(guān)需占用更多的片上面積。當(dāng)核的數(shù)目增加時(shí)，多核處理器核間通信源硬件資源消耗的數(shù)量級(jí)將按平方階 O( n2) 增加 ( n 為多核處理器中核的個(gè)數(shù) ) 。這兩種結(jié)構(gòu)在進(jìn)行數(shù)據(jù)交換時(shí)可能會(huì)產(chǎn)生競(jìng)爭(zhēng)現(xiàn)象，可采用總線偵聽(tīng)協(xié)議的方式來(lái)保證數(shù)據(jù)的一致性與完整性。這樣核本身需要偵聽(tīng)邏輯，處理器的邏輯資源就增大。隨著多核系統(tǒng)中核的數(shù)目不斷增加，等待時(shí)間變長(zhǎng)，多核處理器的軟件開(kāi)銷(xiāo)加大。共享總線與交叉開(kāi)關(guān)結(jié)構(gòu)只適合于核數(shù)較多的多核處理器，對(duì)于未來(lái)眾核 處理器會(huì)形成性能瓶頸。 NoC 結(jié)構(gòu)使得未來(lái)多核處理器的各個(gè)核可以通過(guò)更靈活的方式交換數(shù)據(jù)，從而避免了集中的互連設(shè)計(jì)帶來(lái)的系統(tǒng)性能瓶頸。這種方式避免了共享總線單一通道的瓶頸和交叉開(kāi)關(guān)固定通道的瓶頸，提高了通道的利用效率，但其代價(jià)是大幅增加了軟件開(kāi)銷(xiāo)，包括報(bào)文的分組編碼和重組解碼，這些都要增加軟件時(shí)間并占用 L1 Cache 空間來(lái)完成。因此片上網(wǎng)絡(luò)適合大核模式的處理器，其每個(gè)大核具有較強(qiáng)的功能，較大的 L1 Cache 空間。 NoC 因?yàn)檎加眠^(guò)多的 L1 Cache 空間和軟件時(shí)間，所以不適合于眾核處理器的 底層通信。 NoC 結(jié)構(gòu)只適用于大核模式的多核處理器。 文中對(duì)上述三種通信架構(gòu)進(jìn)行了性能的折衷，提出了一種新型的多核處理器內(nèi)部核間通信總線 —CMC 總線。該總線特點(diǎn)是只用了一根握手線，簡(jiǎn)單的硬件邏輯，并為軟件提供必要的控制接口，可實(shí)現(xiàn)多核處理器核間的高效通信。 總線設(shè)計(jì) 傳統(tǒng) 微處理器 中， Cache 不命中或訪存事件都會(huì)對(duì) CPU 的執(zhí)行效率產(chǎn)生負(fù)面影響，而 總線接口 單元（ BIU）的工作效率會(huì)決定此影響的程度。當(dāng)多個(gè) CPU 核心同時(shí)要求訪 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 11 問(wèn) 內(nèi)存 或多個(gè) CPU 核心內(nèi)私有 Cache 同時(shí)出現(xiàn) Cache 不命中事件時(shí)， BIU 對(duì)這多個(gè)訪問(wèn)請(qǐng)求的仲裁機(jī)制以及對(duì)外存儲(chǔ)訪問(wèn)的轉(zhuǎn)換機(jī)制的效率決定了 CMP 系統(tǒng)的整體性能。因此尋找高效 的多端口 總線接口 單元（ BIU）結(jié)構(gòu)，將 多核心 對(duì)主存的單字訪問(wèn)轉(zhuǎn)為更為高效的猝發(fā)（ burst）訪問(wèn) 。 同時(shí)尋找對(duì) CMP 處理器整體效率最佳的一次 Burst 訪問(wèn)字的數(shù)量模型以及高效多端口 BIU 訪問(wèn)的仲裁機(jī)制將是 CMP 處理器研究的重要內(nèi)容，目前 Inter 推出了最新的英特爾智能互連技術(shù) (QPI)技術(shù)總線，更大程度發(fā)掘了多核處理器的實(shí)力。 處理器技術(shù)發(fā)展 多核處理器的前景是非常光明的，是未來(lái)處理器發(fā)展的主流。有可能多年之后，主流的多核多線程處理器一定能夠具備同步運(yùn)行越來(lái)越多復(fù)雜的指令，實(shí)踐證明：從單一線程是不具備執(zhí)行復(fù)雜的指令， 究其 主要根由，有如下兩個(gè)方面的原因：第一個(gè)方面的原因是我們?cè)谠龆喽嗪诵酒瑑?nèi)核時(shí)，肯定提高了芯片的絕對(duì)成本，前期投入很大，其目標(biāo)的價(jià)值并不一定讓用戶達(dá)到預(yù)期的滿意度；第二個(gè)方面的原因是我們?cè)谏a(chǎn)制作芯片時(shí)，所需用去的必要時(shí)間變得更久，也不一定能達(dá)到用戶對(duì)處理器性能日益的需求。在當(dāng)前的處理器結(jié)構(gòu)設(shè)計(jì)上，我們對(duì)更加復(fù)雜化、創(chuàng)新化的設(shè)計(jì)理念也只僅僅能使未來(lái)理想中，多核處理器芯片的性能只能達(dá)到有限提高的，這需要我們?nèi)パ芯肯鄳?yīng)的更多、更高水平的核間通信技術(shù)。 當(dāng)前，多核多線程處理器正在穩(wěn)步發(fā)展，相關(guān)的一些核心技術(shù)，也正逐漸 成熟。我們?cè)谘芯繂涡酒嗪硕嗑€程處理器的過(guò)程中，我們?cè)诶眉啥鄠€(gè) SOC 內(nèi)核加工到一個(gè)芯片上，來(lái)達(dá)到提升多線程的并行性，提高各個(gè)內(nèi)核間進(jìn)程的通信，在硬件總線上的設(shè)計(jì)進(jìn)行優(yōu)化，在核通信模塊的設(shè)計(jì)上，多運(yùn)用先進(jìn)的技術(shù)，通過(guò)大量能夠高速運(yùn)行在多核處理器系統(tǒng)上的軟件開(kāi)發(fā)，提升多核處理器核間通信技術(shù)。因此我們說(shuō)：當(dāng)前，未來(lái)處理器發(fā)展的重要趨勢(shì)：?jiǎn)涡酒嗪颂幚砥鳌? 面臨的挑戰(zhàn) 第一，核間通信是一個(gè)難題。顯而易見(jiàn)，目前，在學(xué)術(shù)界，單芯片處理器核心之間的通信技術(shù)研究將是重要的問(wèn)題，核間通信技術(shù)，是當(dāng)今研究的熱門(mén) 。因此，一個(gè)單芯片多