【文章內(nèi)容簡(jiǎn)介】 引腳全部浮空，可作為高阻抗輸入。作輸入口使用時(shí)要先寫(xiě)入 1，這就是準(zhǔn)雙向的含義。在 CPU 訪問(wèn)片外存儲(chǔ)器（ 8031 片外 EPROM或 RAM）時(shí)， P0口是分時(shí)提供低 8位地址和 8位數(shù)據(jù)的復(fù)用總線。在此期間， P0 口內(nèi)部上拉電阻有效。 P1 口 ～ ， 1～ 8 腳 )： P1 口是一個(gè)帶內(nèi)部上拉電阻的 8 位準(zhǔn)又向 I/O 口端口。P1 口的每一位能驅(qū)動(dòng)（灌入或輸出電流） 4個(gè) LS 型 TTL 負(fù)載。在 P1 口作為輸入口使用時(shí)，應(yīng)先向 P1 口鎖存器（地址 90H）寫(xiě)入全 1，此時(shí) P1 口引腳出內(nèi)部上拉電阻拉成高電平。 P2 口（ ～ ， 21～ 28 腳）： P2口是一個(gè)帶內(nèi)部上拉電阻的 8位準(zhǔn)雙向 I／ O端口。 P2 口的每一位能驅(qū)動(dòng)（灌入或輸出電流） 4 個(gè) LS 型 TTL 負(fù)載。在訪問(wèn)片外 RAM 時(shí)，它輸出高 8位地址。 P3 口（ ～ ， 10～ 17 腳）： P3口是一個(gè)帶內(nèi)部上拉電阻的 8位準(zhǔn)雙向 I／ O端口。 P3 口的每一位能驅(qū)動(dòng)（灌入或輸出電流） 4 個(gè) LS 型 TTL 負(fù)載。 P3 口與其他 I/O 端口有很大區(qū)別，它除作為一般準(zhǔn)雙向 I/O 口外，每個(gè)引腳還具有第二功能。 3. 單片機(jī)外接時(shí)鐘電路 AT89S51 的時(shí)鐘可以上兩種方式產(chǎn)生，一種是內(nèi)部方式，利用芯片內(nèi)部的振蕩電路，另一種方式為外部方式。本次設(shè)計(jì)采用的是內(nèi)部方式，如圖 a所示。 最常用的內(nèi)部時(shí)鐘方式是采用外部接晶體（在頻率穩(wěn)定性要求不高而希望盡可能廉價(jià)時(shí)，選擇陶瓷振蕩器）和電容組成斬并聯(lián)諧振回路，不論是 HMOS 還是 CHMOS 型的單片機(jī)其并聯(lián)諧振回路及參數(shù)相同。 AT89S51 內(nèi)部有一個(gè)用于構(gòu)成振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2 分別是此放大器的輸入端和輸出端。這個(gè)放大器與作為反饋元件的片外晶體或陶瓷諧振器構(gòu)成一個(gè)自激振蕩器。該時(shí)鐘電路由兩個(gè) 27pF 的電容和一個(gè)晶體振蕩器組成，晶體振蕩器采用的是 6MHZ 的晶振，它與內(nèi)部的一個(gè)高增益反相放大器形成一個(gè)穩(wěn)定的自激振蕩器。兩個(gè)電容的作用是晶體振蕩器的微調(diào)電容。因?yàn)榫w振蕩器的頻率高，穩(wěn)定度也高。所以本設(shè)計(jì)采用晶體振蕩器而不采用陶瓷體振蕩器，如圖 a 所示。 4. 復(fù)位電路說(shuō)明 畢業(yè)論文 10 在設(shè)計(jì)單片機(jī)應(yīng)用系統(tǒng)時(shí)，必須了解單片機(jī)的復(fù)位狀態(tài)。因?yàn)閱纹瑱C(jī)應(yīng)用系統(tǒng)工作時(shí)，會(huì)經(jīng)常進(jìn)入復(fù)位的工作 狀態(tài)。應(yīng)用系統(tǒng)的復(fù)位狀態(tài)與單片機(jī)的復(fù)位狀態(tài)是密切相關(guān)。單片機(jī)的復(fù)位都是靠外部的電路實(shí)現(xiàn)的，如圖 b所示。 AT89S51 復(fù)位輸入引腳 RESET 為 AT89S51 提供了初始化的手段，單片機(jī)的初始化，其主要功能是把 PC 初始化為 0000H，使單片機(jī)從 0000H 單元開(kāi)始執(zhí)行程序。除了進(jìn)入系統(tǒng)的正常初始化之外，還可以在程序運(yùn)行出錯(cuò)或操作錯(cuò)誤使系統(tǒng)處于死鎖狀態(tài)時(shí)，按鍵復(fù)位可以擺脫困境。在 AT89S51 的時(shí)鐘電路工作后，只要在 RESET 引腳上出現(xiàn) 10ms 以上的高電平，單片機(jī)內(nèi)部則初始化復(fù)位。只要 RESET 保持高電平，則 AT89S51 循環(huán)復(fù)位。只有當(dāng) RESET由高電平變成低電平后， AT89S51 才從 0000H 地址開(kāi)始執(zhí)行程序。 圖 a 晶振電路圖 圖 b 復(fù)位電路圖 多路轉(zhuǎn)換開(kāi)關(guān) 此處省略 NNNNNNNNNNNN 字。如需要完整說(shuō)明書(shū)和設(shè)計(jì)圖紙等 .請(qǐng)聯(lián)系 扣扣：九七一九二零八零零 另提供全套機(jī)械畢業(yè)設(shè)計(jì)下載！該論文已經(jīng)通過(guò)答辯 1. 多路開(kāi)關(guān)的選擇 多路轉(zhuǎn)換開(kāi)關(guān)在模擬輸入通道中的作用是實(shí)現(xiàn)多選一操作，即利用多路轉(zhuǎn)換開(kāi)關(guān)將多路輸入中的一路接至后續(xù)電路。切換過(guò)程可在 CPU 或數(shù)字電路的控制下完成。常用的模擬開(kāi)關(guān)大都采用 CMOS工藝，如 8 選 1開(kāi)關(guān) CD405雙 4選 1開(kāi)關(guān) CD405三 3選 1開(kāi)關(guān) CD4053等。本設(shè)計(jì)是實(shí)現(xiàn) 8路數(shù)據(jù)采集，所以只選擇 1 片 8 選 1的模擬開(kāi)關(guān)。 模擬多路開(kāi)關(guān)中，不可避免導(dǎo)通電阻 RON的存在。 RON使信號(hào)電壓產(chǎn)生跌落，跌落量與流畢業(yè)論文 11 過(guò)開(kāi)關(guān)的電流成正比。設(shè)計(jì)中希望 RON越小越好，但是 RON越小的器件價(jià)格越高。所以根據(jù)器件的價(jià)格和系統(tǒng)的容忍度，選擇 RON的值。 多路開(kāi)關(guān)的主要參數(shù)是精度和速度。多路開(kāi)關(guān)的精度以傳輸誤差的大小來(lái)間接表示。多路開(kāi)關(guān)的速度以信號(hào)通過(guò)多路開(kāi)關(guān)的通過(guò)率來(lái)間接表示。 傳輸誤差是衡量多路開(kāi)關(guān)的一個(gè)指標(biāo)，多路開(kāi)關(guān)的傳輸誤差包括兩個(gè)方面。 （ 1）多路開(kāi)關(guān)導(dǎo)通電阻加上信號(hào)源阻抗與負(fù)載阻抗構(gòu)成了分壓器。當(dāng)要求精度為 %時(shí)，負(fù)載阻抗就應(yīng)至少是開(kāi)關(guān)導(dǎo)通電阻與信號(hào)源阻抗之和的 104倍。在數(shù)據(jù)采集系統(tǒng)中，多路開(kāi)關(guān)的負(fù)載一般是采樣 /保持器。因?yàn)榈湫偷亩嗦烽_(kāi)關(guān)的導(dǎo)通電阻為 200 歐姆～ 200 千歐姆，所以，如果信號(hào)源阻抗在幾百歐姆以下，則作為負(fù)載的采樣 /保持器，其 輸入阻抗應(yīng)在108歐姆以上 [2]。 （ 2）多路開(kāi)關(guān)的漏電流在信號(hào)源阻抗上產(chǎn)生偏移電壓，而漏電流與工作溫度關(guān)系很大。因此，應(yīng)該根據(jù)最高工作溫度時(shí)的漏電流來(lái)計(jì)算偏移誤差。 通過(guò)率是衡量多路開(kāi)關(guān)的另一個(gè)指標(biāo)，是多路開(kāi)關(guān)從一個(gè)通道切換并使下一個(gè)通道建立到規(guī)定精度所能達(dá)到的最高切換率。它一方面取決于多路開(kāi)關(guān)建立時(shí)間，并與規(guī)定的建立精度有關(guān)，另一方面為了避免兩個(gè)通道同時(shí)接通，多路開(kāi)關(guān)被設(shè)計(jì)為“先斷后通”，這增加了斷開(kāi)到接通的延時(shí)，影響了通過(guò)率的提高。在確定多路開(kāi)關(guān)的通過(guò)率時(shí)，要跟據(jù)系統(tǒng)的采樣速率來(lái)考慮。 根據(jù)上面的分析 ，本設(shè)計(jì) 選用的是采用 CMOS 工藝的 8選 1 開(kāi)關(guān) CD4051。 CD4051 的模擬信號(hào)范圍為177。 ，導(dǎo)通電阻 RON為 125 歐姆， 關(guān)斷漏電流為 ，開(kāi)關(guān)時(shí)間為 120ns。 2. 多路轉(zhuǎn)換開(kāi)關(guān) CD4051 CD4051 由電平轉(zhuǎn)換電路、譯碼驅(qū)動(dòng)電路和 CMOS 模擬開(kāi)關(guān)電路三部分組成。開(kāi)關(guān)部分的供電電壓為 VEE（低端）和 VDD（高端），因此需要的控制電壓為 VEE～ VDD，電平轉(zhuǎn)換電路將輸入的邏輯控制電壓（ A、 B、 C、 INH 端）從 VSS～ VDD轉(zhuǎn)換到 VEE～ VDD以滿足開(kāi)關(guān)控制的需要。 （ 1） CD4051 的引腳功能及使用方法 VEE、 VDD、 VSS：電源線。 VSS接地。單極性信號(hào)輸入時(shí)， VEE和 VDD分別接地和正電壓，雙極性輸入時(shí)， VEE和 VDD分別接負(fù)電壓和正電壓。 VDD與 VEE之差最大為 16V。 C、 B、 A：通道地址。當(dāng) CBA=000B～ 111B 時(shí)，可選擇通道 S0～ S7。 INH：禁止控制端。 INH=1 時(shí)，所有通道均被斷開(kāi)；當(dāng) INH=0 時(shí)，則根據(jù) CBA 的值選擇一個(gè)確定的通道與輸出接通（即可選擇一個(gè)由 CBA 確定的輸入通道與輸出通道）。使用該畢業(yè)論文 12 控制端還可以方便地實(shí)現(xiàn)多通道的擴(kuò)展。 S0～ S7： 8 個(gè)通道的輸入輸出通道。當(dāng)用作多到一開(kāi)關(guān)使用時(shí)為輸入線，當(dāng)用作一到多開(kāi)關(guān)使用時(shí)為輸出線。 OUT：輸出 /輸入公共端。利用 S0～ S7和 OUT 引線可以完成輸入 /輸出。 （ 2） CD4051 原理 在用作 8 選 1 模擬多路開(kāi)關(guān)時(shí)， CD4051 有 8 個(gè)數(shù)據(jù)輸入端，在 3個(gè)選擇輸入端 A、 B、C 的控制下，從 8 個(gè)模擬開(kāi)關(guān)中選擇 1 個(gè)模擬開(kāi)關(guān)使之導(dǎo)通，將相應(yīng)的輸入數(shù)據(jù)通過(guò)導(dǎo)通的模擬開(kāi)關(guān)送到公共輸出端。 CD4051 有 1個(gè)公共輸出端，當(dāng)該輸入端為高電平時(shí)，不論數(shù)據(jù)輸入端和輸出端如何變化，在內(nèi)部的 8 個(gè)模擬開(kāi)關(guān)均為關(guān)斷狀態(tài)。其真值表如表 1所示。 表 CD4051 真值表 INH C B A 所選通道 0 0 0 0 S0 0 0 0 1 S1 ? ? ? ? ? 0 1 1 1 S7 1 S0～ S7均未選中 3．控制程序 （ 1）消除抖動(dòng)引起的誤差 和機(jī)械開(kāi)關(guān)類似，多路開(kāi)關(guān)在通道切換時(shí)也存在抖動(dòng)過(guò)程，會(huì)出現(xiàn)瞬變現(xiàn)象。若此時(shí)采集多路開(kāi)關(guān)輸出信號(hào)，就可能引入很大的誤差。影響測(cè)量結(jié)果的準(zhǔn)確性 [3]。消除抖動(dòng)的常用方法有兩種：一種是用硬件方法來(lái)實(shí)現(xiàn)，即用 RC 濾波器除抖動(dòng)；另一種是用軟件延時(shí)的方法來(lái)解決。在有微控制系統(tǒng)中，軟件方法較硬件方法更顯優(yōu)勢(shì)。 （ 2）準(zhǔn)確定時(shí) 實(shí)際應(yīng)用中，需要對(duì)多路信號(hào)進(jìn)行連續(xù)采樣，并且每次采樣的間隔也有嚴(yán)格的要求。這就要求控制器具有嚴(yán)格的定時(shí)機(jī)制。實(shí)踐中用定時(shí)器控制采樣時(shí)序。本設(shè)計(jì)是對(duì) 8 路模擬信號(hào)進(jìn)行采集，每路采集頻率為 ，那么系統(tǒng)總的采樣頻率為 8=10 KHz，也就是 100181。s 切換一次通道，采集一個(gè)數(shù)據(jù)。在設(shè)計(jì)的系統(tǒng)中，可以設(shè)計(jì)定時(shí)器，實(shí)現(xiàn) 100181。s畢業(yè)論文 13 定時(shí)中斷，在中斷處理程序中采集數(shù)據(jù)，當(dāng)然在實(shí)際中中斷時(shí)間應(yīng)該大于 這個(gè)數(shù)值。 前置放大電路 傳感器檢測(cè)出的信號(hào)一般是微弱的，不能直接用于顯示、記錄、控制或進(jìn)行 A/D 轉(zhuǎn)換。因此，在進(jìn)行非電量到電量轉(zhuǎn)換之后，需要將信號(hào)放大 [4]。由于前置放大器要求輸入阻抗高，漂移低、共模抑制比大，所以本設(shè)計(jì)選用高阻抗、低漂移的運(yùn)算放大器 AD521 作為前置放大器。 AD521 放大器的簡(jiǎn)化原理如圖 所示。 圖 AD521 簡(jiǎn)化原理圖 工作原理：差分輸入電壓 VI加在外接電阻 RG兩端，在 RG上產(chǎn)生的不平衡電流Δ I=VI /RG；流過(guò)晶體管 BG1和 BG2，由于晶體管 BG3和 BG4為鏡象電流源所偏置，迫使流過(guò) BG3和 BG4集電極的電流相等。因此由差分輸入電壓所產(chǎn)生的不平衡電流流過(guò)另一個(gè)外接電阻 RS，由于反饋放大器的作用，該放大器的輸出電壓 Vo和電阻 RS兩端的電壓保持相等，因此可得： GSIO RRVV ? (21) 即放大器的放大倍數(shù)的計(jì)算公式為 22所示： IX1 △=△VO/RS BG4 BG3 BG1 BG2 2I 2I 鏡 象 電 流 源 U+ U 敏感端 輸出端 IVI/RG I+VI/RG RG VI/RG=△I RS IX2 I I 基準(zhǔn)端 VI 畢業(yè)論文 14 GSIO RRVVG ?? (22) 可見(jiàn)，只要適當(dāng)改變 RS / RG之比值即可改變放大器增益。其放大倍數(shù)可在 1~1000 的范圍內(nèi)調(diào)整。 作為一個(gè)精密的儀用放大器， AD521 僅有兩只增益調(diào)整電阻 RG和 RS，通過(guò)調(diào)整 RG和 RS的阻值，可使放大器在 ～ 1000 增益值范圍內(nèi)取得任意值，電阻 RG和 RS之比率的調(diào)整不會(huì)影響 AD521 的高 CMR（達(dá) 120dB），或高輸入阻抗（ 3 109歐姆）。此外， AD521 與大多數(shù)由單個(gè)運(yùn)放組成的儀用放大器的不同點(diǎn)是： （ 1）不需要采用精密匹配的外接電阻。 （ 2）輸入端可承受的差動(dòng)輸入電壓可達(dá) 30V，有較強(qiáng)的過(guò)載能力。 （ 3）對(duì)各個(gè)增益段均進(jìn)行了內(nèi)部補(bǔ)償，并具有優(yōu)良的動(dòng)態(tài)特性，其增益帶寬達(dá) 40MHz。 AD521 放大器的典型外部接線圖如圖 所示。引腳 OFFSET(4， 6)用于調(diào)整放大器零點(diǎn)，調(diào)整線路是芯片 4， 6接到 10千歐姆電位器的兩個(gè)固定端，電位器滑動(dòng)端接負(fù)電源 U(腳5)。引腳 RG(2， 14）用于外接電阻 RG，電阻 RG用于調(diào)整放大倍數(shù)。引腳 RS(10， 13)用于外接電阻 RS，電阻 RS用于對(duì)放大倍數(shù)進(jìn)行微調(diào)。選擇 RS=100 千歐姆177。 15%時(shí)，可以得到比較穩(wěn)定的放大倍數(shù)。 7121310811645111423A D 5 21+ 15 V1 5 VRG1 0KRs 1 00 K輸入輸出 圖 AD521 的外部接線圖 因?yàn)檫x擇 RS=100 千歐姆177。 15%時(shí)，可以得 到比較穩(wěn)定的放大倍數(shù)，本設(shè)計(jì)選擇 RS為 100千歐姆，根據(jù)公式（ 21）可知，只要 RG選擇不同的阻值，就可以得到不同的放大倍數(shù)，即就是增益值。表 2 所示為 RG選擇不同的阻值，對(duì)應(yīng)的增益值。 表 增益表 增益值 RG 1 兆歐姆 畢業(yè)論文 15 1 100 千歐姆 10 10 千歐姆 100 1千歐姆 1000 100 歐姆 采樣 /保持電路 由于模擬量轉(zhuǎn)換成數(shù)字量有一個(gè)過(guò)程，這個(gè)動(dòng)態(tài)模擬信號(hào)在轉(zhuǎn)換過(guò)程中是不確定的，從而引起轉(zhuǎn)換器輸出的不確定性誤差，直接影響轉(zhuǎn)換精度。尤其是在同步測(cè)量系統(tǒng)中，幾個(gè)通道的模擬量均需取同一瞬時(shí)值。如果通過(guò)多路開(kāi)關(guān)將各通道的信號(hào)按時(shí)序分別直接送入 A/D 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換（共享一個(gè) A/D），所得到的值就不是同一瞬時(shí)值，無(wú)法進(jìn)行比較、判斷與計(jì)算。因此，要求輸入同一瞬時(shí)的模擬量在整個(gè)模數(shù)轉(zhuǎn)換過(guò)程中保持不變，但在轉(zhuǎn)換之后，又要求 A/D 轉(zhuǎn)換器的輸出端能跟蹤輸入模擬量的變化。能完成上述任務(wù)的器