基于cortex-m3和μcos-ⅱ的嵌入式系統(tǒng)_畢業(yè)設計論文(編輯修改稿)
2025-01-04 04:17 本頁面
【文章內容簡介】 1的 Rx接到 J1的第二個引腳而 PA9 引腳的復用功能為 USART1的 Tx 接到 J1 的第三個引腳上這樣 接法和 PC機的串口接法一樣就是使用兩頭都是母頭的交叉線如圖 45 所示 串口線主要分為兩種直通線和交叉線 交叉線兩個串口 5 和 5 相連 2 和 3 相連 3 和 2 相連 直通線兩個串口 5 和 5 相連 2 和 2 相連 3 和 3 相連 [4]如圖 46 所示 圖 45 串口電路 圖 46 交叉線和直通線 45 I2CEEPROM 電路設計 I2C總線是 Philips公司推出的一種串行總線 是具備多主機系統(tǒng)所需要的包括總線裁決和高低速器件同步功能的高性能串行總線 I2C總線只有兩根雙向信號線一根是 SDA數(shù)據(jù)線一根是 SCL時鐘線所有連接到 I2C 總線上器件的數(shù)據(jù)線都接到 SDA 上各器件的始終線都接到 SCL 上 圖 47 I2C 總線基本結構 I2C 總線是一個多主機的總線它可以有一個或多個主機主機控制著總線上的運行狀態(tài)主機的主要功能是發(fā)起始信號發(fā)時鐘信號和發(fā)結束信號的器件 I2C總線的兩根雙向信號 SDA和 SCL他們均要通過一個上拉電阻約 10K左右接到正電源上當總線處在空閑狀態(tài)的時候這兩根線都處于高電平連接到總 線上的器件輸出級必須是漏極開路或者集電極開路等到某一個器件輸出低電平的時候都將會使其中線上的信號變?yōu)辄c電平這樣可以檢測到有信號的變化因為我們設置的SDA和 SCL線處于線與的關系另外一個原因是器件間的數(shù)據(jù)傳輸能夠達到同步作用 [4]圖 47 所示 串行 EEPROM 是目前單片機應用系統(tǒng)使用較普遍的存儲器其優(yōu)點是體積小功耗低占用 IO 口線少性價格比高 帶有 I2C 總線接口的 EEPROM 芯片常用的是我們選用的是 AT24C 系列的主要型號和容量有 AT24C01128 字節(jié) AT24C02256 字節(jié) AT24C04512 字節(jié) AT24C081K 字節(jié) AT24C162K 字節(jié)我們選用的是 AT24C02 芯片改芯片有固定地址部分是1010A0A1A2 引腳接到高低電平后得到確定的 3 位編碼形成的 7 位編碼即為該器件的地址碼圖 48 所示 圖 48 EEPROM 電路 46 CAN 總線設計 CAN 是 Controller Area Network 的縮寫可以代表控制器區(qū)域網(wǎng)絡系統(tǒng)國際標準化的串行通信協(xié)議的總線進行數(shù)據(jù)傳輸為了適應量的需要和減少線束通過多個局域網(wǎng)數(shù)據(jù)高速通信量大 CAN 總線是一種多主方式的串行通訊總線還具備抗電磁干擾的能力并能測量產生的任何錯誤 CAN 總線主 要特點是低成本傳輸距離遠長達 10Km 傳輸速率數(shù)據(jù)最高時速可達 1Mbits可根據(jù)報文的 ID地址決定接收或屏蔽該報文發(fā)送的信息遭到破壞后可自動重發(fā)當產生的錯誤比較嚴重時可以退出總線的功能 CAN 總線能夠使用多種物理介質傳輸例如同軸電纜雙絞線光纖等信號使用查分電壓傳送信號兩條信號線被稱為 CAN_H 和 CAN_L 靜態(tài)時均是 25V 左右 CAN_H狀態(tài)表示為邏輯 1也叫隱性 CAN_狀態(tài)表示邏輯 0也稱顯性此時通常電壓為 CAN_H 35VCAN_L 15V 如圖 49 我們采 用 CAN 的告訴收發(fā)器 TJA1050TJA1050 可以為總線提供差動的發(fā)送功能也可以為總線提供差動的接受功能兩端個需要加上一個 120 歐姆的電阻主要用于遠距離傳輸時的阻抗匹配和增強 EMC 電磁兼容性能和消除電路中信號的反射等干擾 圖 49 CAN 總線設計圖 47 以太網(wǎng)電路設計 以太網(wǎng) Ether 局域網(wǎng)是計算機網(wǎng)絡技術 IEEE 8023 標準由 IEEE 以太網(wǎng)標準的發(fā)展它指定的物理層連接信號和媒體接入層協(xié)議以太網(wǎng)是最常見的局域網(wǎng)技術它在很大程度上取代了其他局域網(wǎng)標準以太網(wǎng)的標準拓撲總線拓撲結構快速以太網(wǎng) 100BaseT1000BASET 標準來減少沖突最大程度的增加網(wǎng)絡的速度和效率最大程度使用交換機連接到網(wǎng)絡和組織使以太網(wǎng)拓撲結構已經成為一個星型 我們利用 ENC28J60 主要有 7 個功能模塊組成 1SPI 接口 2 控制寄存器 3 雙端口 RAM緩沖器 4判優(yōu)器 5總線接口對通過 SPI接收的數(shù)據(jù)和命令進行解析 6MAC Medium Access Control 模塊符合 IEEE8023 標準的 MAC 邏輯 7PHY 物理層 模塊對模擬數(shù)據(jù)進行編碼和譯碼該器件還支持其他模塊例如振蕩器片內穩(wěn)壓器電平變換器和系統(tǒng)控制邏輯 [5]圖 0 所示 圖 0 以太 網(wǎng)電路 同樣需要一個網(wǎng)絡變壓器我們采用的是 HR911105A脈沖變壓器它應具有 2KV以上的電壓隔離性能防靜電干擾兩個變壓器均需要額外的兩個 50 歐姆的電阻和一個 001uFd 的電容與特定端相連 ENC28J60 的內部模擬電路需要在 RBIASA 引腳與地之間外接一個 24K 的電阻每個 VDD 和 VSS 引腳對都應該連接一個 01uF 的陶瓷旁路電容這些電容應盡可能靠近引腳需要相對高的電流才能驅動雙絞線接口因此所有電纜應盡可能短并且可以減少電阻損耗圖 11 所示 圖 11 網(wǎng)絡接口第五章 操作系統(tǒng)μ COSⅡ概要 51 μCOS Ⅱ特性與 功能介紹 μ COSⅡ嵌入式操作系統(tǒng)是由 TeanJLabrosse 開發(fā)的從μ COSμ COSⅡ經過十幾年的發(fā)展已經在世界范圍內得到了廣泛的應用其功能在不斷完善受到嵌入式系統(tǒng)領域開發(fā)者的青睞μ COSⅡ具有以下的主要特性 1 源代碼公開 2 具有很好的可移植性 3 可固化 4 根據(jù)需要可裁剪 5 占先式和多任務也 6 可確定性系統(tǒng)服務中斷管理穩(wěn)定性與可靠性等 [7] 52 STM32 單片機上的移植 μ COSⅡ移植主要需要修改三個文件在一個微處理器平臺上移植μ COSⅡ只需要修改 OS_CPUHOS_CPU_AASM 和 OS_CPU_CC 這三個文件 521 內核頭文件 OS_CPUH 我們在改變 OS_CUPH 文件是首先要定義數(shù)據(jù)類型處理器相關代碼聲明函數(shù)原型 全局變量 OS_CPU_GLOBALS 和 OS_CPU_EXT 允許我們是否使用全局變量 數(shù)據(jù)類型大多數(shù) CortexM3 編譯器中 short 是 16 位 int 是 32 位盡管包含了浮點數(shù)但μ COSⅡ中并沒用到 M3 是 32 位所以堆棧的數(shù)據(jù)類型 OS_STK 設置32 位而 M3 的狀態(tài)寄存器 xPSR 是 32 位 typedef unsigned char BOOLEAN typedef unsigned char INT8U typedef signed char INT8S typedef unsigned short INT16U typedef signed short INT16S typedef unsigned int INT32U typedef signed int INT32S typedef float FP32 typedef doub
公司管理相關推薦
鄂ICP備17016276號-1