【文章內(nèi)容簡(jiǎn)介】 模型的由來(lái) 隨著數(shù)字系統(tǒng)性能的不斷提升，信號(hào)輸出的轉(zhuǎn)換速度也越來(lái)越快，在信號(hào)完整性分析中，不能簡(jiǎn)單的認(rèn)為這些高速轉(zhuǎn)換的信號(hào)是純粹的數(shù)字信號(hào)，還必須考慮到它們的模擬行 為。為了在 PCB 進(jìn)行生產(chǎn)前進(jìn)行精確的信號(hào)完整性仿真并解決設(shè)計(jì)中存在的問題，要求建立能描述器件 I/O 特性的模型。這樣， Intel 最初提出了 IBIS 的概念， IBIS 就是 I/O Buffer Information Specification 的縮寫。在 1993年，格式制定委員會(huì)推出了 IBIS 的第一個(gè)標(biāo)準(zhǔn) Version ，以后不斷對(duì)其進(jìn)行修訂，現(xiàn)在的版本是 1999 年公布的 Version ， 這一標(biāo)準(zhǔn)已經(jīng)得到了 EIA 的認(rèn)東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 仿真和模型 8 可，被定義為 ANSI/EIA656A 標(biāo)準(zhǔn)。每一個(gè)新的版本都會(huì)加入一些新的內(nèi)容，但這 些新內(nèi)容都只是一個(gè) IBIS 模型文件中的可選項(xiàng)目而不是必須項(xiàng)目，這就保證了 IBIS 模型的向后兼容性能。 現(xiàn)在，已經(jīng)有幾十個(gè) EDA 公司成為 IBIS 公開論壇的成員，支持 IBIS 的 EDA公司提供不同器件的 IBIS 模型以及軟件仿真工具。有越來(lái)越多的半導(dǎo)體廠商開始提供自己產(chǎn)品的 IBIS 模型。 IBIS 模型的優(yōu)缺點(diǎn) IBIS（ Input/Output Buffer Information Specification）模型是一種基于 V/I 曲線的對(duì) I/O BUFFER 快速準(zhǔn)確建模的方法，是反映芯片驅(qū)動(dòng)和接收電氣 特性的文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升 /下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振鈴和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。通常 IBIS 模型是由器件的制造商提供的。 IBIS 本身只是一種文件格式，它說明在這一標(biāo)準(zhǔn)的 IBIS 文件中如何記錄一個(gè)芯片的驅(qū)動(dòng)器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用 IBIS 模型的仿真工具來(lái)讀取。 IBIS 提供兩條完整的 VI 曲線分別代表驅(qū)動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。由上可知， IBIS 模型的優(yōu)點(diǎn)可以概括為： 1) 在 I/O 非線性方面能夠提供準(zhǔn)確的模型，同時(shí)考慮了封裝的寄生參數(shù)與 ESD 結(jié)構(gòu)； 2) 提供比結(jié)構(gòu)化的方法更快的仿真速度； 3) 可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎?IBIS 模型分析的信號(hào)完整性問題包 括：串?dāng)_、反 射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓?fù)浣Y(jié)構(gòu)分析。 IBIS 尤 其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)行準(zhǔn)確精細(xì)的仿真，它可用于檢測(cè)最壞情況的上升時(shí)間條件下的信號(hào)行為及一些用物理測(cè)試無(wú)法解決的情況； 4) 模型可以免費(fèi)從半導(dǎo)體廠商處獲取，用戶無(wú)需對(duì)模型付額外開銷； 5) 兼容工業(yè)界廣泛的仿真平臺(tái)。當(dāng)然 IBIS 不是完美的，它也存在以下缺點(diǎn)： ① 、多芯片廠商缺乏對(duì) IBIS 模型的支持。而缺乏 IBIS 模型， IBIS 工具就無(wú)法工作。雖然 IBIS 文件可以手工創(chuàng)建或通過 Spice 模型自動(dòng)轉(zhuǎn)換，但是如果無(wú)法從廠家得到最小上升時(shí)間參數(shù)，任何轉(zhuǎn)換工具都無(wú)能為力； ② 、 IBIS 不能理想地處理上升時(shí)間受控的驅(qū)動(dòng)器類型的電路，特別是那些包含復(fù)雜反饋的電路； 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 仿真和模型 9 ③ 、 IBIS 缺乏對(duì)地彈噪聲的建模能力。 IBIS 模型 版包含了描述不同管腳組合的互感 ,從這里可以提取一 些非常有用的地彈信息。它不工作 的原因在于建模方式，當(dāng)輸出由高電平向低電平跳變時(shí)，大的地彈電壓可以改變輸出驅(qū)動(dòng)器的行 IBIS 模型精度 IBIS 模型的分析精度主要取決于 I/V 和 V/T 表的數(shù)據(jù)點(diǎn)數(shù)和數(shù)據(jù)的精確度。由于基于 IBIS 模型的 PCB 板級(jí)仿真采用查表計(jì)算，因而計(jì)算量較小，通常只有相應(yīng)的 SPICE 模型的 1/10 到 1/100。 用它進(jìn)行仿真的速度要比用 SPICE 模型快很多 。 IBIS 模型的構(gòu)成 一個(gè) IBIS 文件包括了從行為上模擬一個(gè)器件的輸入、輸出和 I/O 緩沖器所需要的數(shù)據(jù)，它以 ASCII 的格式保存。 IBIS 文件中的數(shù)據(jù)被用來(lái)構(gòu)成一個(gè)模型，這個(gè)模型可以用來(lái)對(duì)印刷電路板進(jìn)行信號(hào)完整性仿真和時(shí)序分析。進(jìn)行這些仿真所需的最基本的信息是一個(gè)緩沖器的 I/V 參數(shù)和開關(guān)參數(shù) (輸出電壓與時(shí)間的關(guān)系 )。要注意的是， IBIS 本身只是一種文件格式，它說明在一個(gè)標(biāo)準(zhǔn)的 IBIS 文件中如何記錄一個(gè)芯片的驅(qū)動(dòng)器和接收器的不同參數(shù)，但并不說明這些被記錄的數(shù) 據(jù)如何使用，這些參數(shù)要由使用 IBIS 模型的工具來(lái)讀取。 IBIS 模型是以元件為中心的，也就是說，一個(gè) IBIS 文件允許你模擬整個(gè)的一個(gè)元件，而不僅僅是一個(gè)特定的輸入、輸 出或 I/O 緩沖器。因而，除了器件緩沖器的電學(xué)特性參數(shù)以外，IBIS 文件還包括了器件的管腳信息以及器件封裝的電學(xué)參數(shù)。從 Version 開始，就定義了一個(gè) IBIS 模型文件的最基本的組成元素為 I/V 數(shù)據(jù)表、開關(guān)信息和封裝信息 圖 1 IBIS模型的基本組成元素 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 仿真和模型 10 圖 1 中，模塊 2 Pullup 和模塊 1 PullDown 表現(xiàn)了標(biāo)準(zhǔn)輸出緩沖器的上拉和下拉晶體管，用直流 I/V 數(shù)據(jù)表來(lái)描述它們的行為。模塊 3 中的 Power_Clamp和 Gnd_Clamp 是靜電放電或鉗位二極管，也是用直流 I/V 數(shù)據(jù)表來(lái)描述的。模塊 4 在 IBIS 文件中是 Ramp 參數(shù)，表示輸出從一個(gè)邏輯狀態(tài)轉(zhuǎn)換到另一個(gè)邏輯狀態(tài)，用 dV/dt 來(lái)描述某一特定阻性負(fù)載下輸出波形的上升沿和下降沿。模塊 5描述的是體電容和封 裝寄生參數(shù)，其中 C_p 是硅晶元電容，它是不包括封裝參數(shù)的總的輸出電容 _L_pkg、 R_pkg 和 C_pkg 分別是由封裝帶來(lái)的寄生電感、寄生電阻和寄生電容。如果描述的僅僅是輸入管腳的 IBIS 模型，則只由模塊 3和模塊 5 兩部分組成即可 [6]。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 噪聲分析 11 反射噪聲分析和端接技術(shù) 反射形成原因 信號(hào)沿傳輸線傳播時(shí)，其路徑上的每一步都有相應(yīng)的瞬態(tài)阻抗，無(wú)論是什么原因使瞬態(tài)阻抗發(fā)生了變化，信號(hào)都將產(chǎn)生反射現(xiàn)象，瞬態(tài)阻抗變化越大，反射越大 [7]。 圖 2 反射的形成 信號(hào)到達(dá)瞬態(tài)阻抗不同的兩個(gè)區(qū)域的交界面時(shí)，在導(dǎo)體中 只存在一個(gè)電壓和一個(gè)電流回路，邊界處不可能出現(xiàn)電壓不連續(xù)，否則此處有一個(gè)無(wú)限大的電場(chǎng)；也不可能出現(xiàn)電流不連續(xù)，否則此處有一個(gè)無(wú)限大的磁場(chǎng)，所以交界面的電壓和電流一定連續(xù)，則有： 21 VV? ， 21 II ? 而由歐姆定律知： 111 /ZVI ? ， 222 /ZVI ? 當(dāng)交 界面兩側(cè)的阻抗不同時(shí)，以上四個(gè)關(guān)系不可能同時(shí)成立，這就說明在交界面上必然有反射回發(fā)射端的電壓，以平衡交界面兩端不匹配的電壓和電流。 入射信號(hào)電壓 iV 向著分界面?zhèn)鞑?，而傳輸信?hào)電壓 tV 遠(yuǎn)離分界面而傳播，入射電壓穿越分界面時(shí)，產(chǎn)生反射電壓 rV ，則有： tri VVV ?? 相應(yīng)的當(dāng)入射電流 iI 穿越分界面時(shí)，反射電流 rI 和傳輸電流 tI 的關(guān)系為： tri III ?? 按照歐姆定律，每個(gè)區(qū)域中的電壓與電流的關(guān)系為： 1/ ZIV ii ? ， 1/ ZIV rr ? ， 2/ ZIV tt ? 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 噪聲分析 12 通過換算可以得到： 1212/ ZZ ZZVV ir ??? ，122*2/ ZZ ZVV it ?? 由此可以看出，縮小 1Z 和 2Z 的差值，有利于 減小反射電壓，在實(shí)際運(yùn)用中，通過給傳輸線端接匹配阻抗來(lái)實(shí)現(xiàn)。 在典型的數(shù)字系統(tǒng)中，驅(qū)動(dòng)器的輸出阻抗通常小于 PCB互聯(lián)信號(hào)線的特征阻抗，而 PCB互聯(lián)信號(hào)線的特征阻抗也總是小于接收器的輸入阻抗。這種阻抗的不連續(xù)性就會(huì)導(dǎo)致設(shè)計(jì)系統(tǒng)中信號(hào)反射的出現(xiàn)。 阻抗匹配與端接方案 匹配阻抗的端接有多種方式，包括并聯(lián)終端匹配，串聯(lián)終端匹配，戴維南終端匹配， AC 終端匹配，肖特基二極管終端匹配。本文只介紹并聯(lián)終端匹配和串聯(lián)終端匹配 [7] 。 并聯(lián)終端匹配 ： 并聯(lián)終端匹配是最簡(jiǎn)單的終端匹配技術(shù)：通過一個(gè)電阻 R將傳輸線的末端接到地或者接到 VCC 上。電阻 R 的值必須同傳輸線的特征阻抗Z0匹配，以消除信號(hào)的反射。如果 R 同傳輸線的特征阻抗 Z0匹配，不論匹配電壓的值 如何， 終端匹配電阻將吸收形成信號(hào)反射的能量。終端匹配到 VCC可以提高驅(qū)動(dòng)器的源的驅(qū)動(dòng)能力，而終端匹配到地則可以提高電流的吸收能力。 并聯(lián)終端匹配技術(shù)突出的優(yōu)點(diǎn)就是這種類型終端匹配技術(shù)的 設(shè)計(jì)和應(yīng)用簡(jiǎn)便易行，在這 種終端匹配技術(shù)中僅需要一個(gè)額外的元器件； 這種技術(shù)的缺點(diǎn)在于終端匹配電阻會(huì)帶來(lái)直流功率消耗 。 另外并聯(lián)終端匹配技術(shù)也會(huì)使信號(hào)的邏輯高輸出電平的情況退化。將 TTL 輸出終端匹配到地會(huì)降低 VOH的電平值，從而降低了接收器輸入端對(duì)噪聲的免疫能力。 圖 3 并聯(lián)終端匹配 串聯(lián)終端匹配 ： 串聯(lián)終端匹配技術(shù)，也稱之為后端終端匹配技術(shù)，不同于其它類型的終端匹配技術(shù)，是源端的終端匹配技術(shù)。串聯(lián)終端匹配技術(shù) 是在 驅(qū)動(dòng)器輸出端和信號(hào)線之間 串聯(lián)一個(gè) 電阻。驅(qū)動(dòng)器輸出阻抗 R0以及電阻 R值的和必須同信號(hào)線的特征阻抗 Z0匹配。對(duì)于這種類型的 終端匹配技術(shù)，由于信號(hào)會(huì)在傳輸線、串聯(lián)匹配電阻以及驅(qū)動(dòng)器的阻抗之間實(shí)現(xiàn)信號(hào)電壓的分配，因而加在信號(hào)線上的東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 噪聲分析 13 電壓實(shí)際只有一半的信號(hào)電壓。 而在接收端，由于信號(hào)線阻抗和接收器阻抗的不匹配，通常情況下，接收器的輸入阻抗更高，因而會(huì)導(dǎo)致大約同樣幅度值信號(hào)的反射，稱之為附加的信號(hào)波形。因而接收器會(huì)馬上看到全部的信號(hào)電壓（附加信號(hào)和反射信號(hào)之和），而附加的信號(hào)電壓會(huì)向驅(qū)動(dòng)端傳遞。然而不會(huì)出現(xiàn)進(jìn)一步的信號(hào)反射，這是因?yàn)榇?lián)的匹配電阻在接收器端實(shí)現(xiàn)了反射信號(hào)的終端匹配。 串聯(lián)終端匹配技術(shù)的優(yōu)點(diǎn)是這種匹配技術(shù)僅僅為系統(tǒng)中的每一 個(gè)驅(qū)動(dòng)器增加一個(gè)電阻元件，而且相對(duì)于其它的電阻類型終端匹配技術(shù)來(lái)說，串聯(lián)終端匹配技術(shù)中匹配電阻的功耗是最小的，而且串聯(lián)終端匹配技術(shù)不會(huì)給驅(qū)動(dòng)器增加任何額外的直流負(fù)載，也不會(huì)在信號(hào)線與地之間引入額外的阻抗。 由于 許多的驅(qū)動(dòng)器都是非線性的驅(qū)動(dòng)器，驅(qū)動(dòng)器的輸出阻抗隨著器 件邏輯狀態(tài)的變化而變化，從而導(dǎo)致串聯(lián)匹配電阻的合理選擇更加復(fù)雜。 所以，很難應(yīng)用某一個(gè)簡(jiǎn)單的設(shè)計(jì)公式為串聯(lián)匹配電阻來(lái)選擇一個(gè)最合適的值。 圖 4 串聯(lián)終端匹配 端接方案的仿真結(jié)果 對(duì)長(zhǎng)走 線進(jìn)行并聯(lián)終端匹配后仿真，波形如下： 圖 5 VCC并聯(lián)終端匹配 圖 6 GND并聯(lián)終端匹配 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 噪聲分析 14 對(duì)長(zhǎng)走線進(jìn)行串聯(lián)終端匹配后仿真，波形如下： 圖 7 VCC并聯(lián)終端匹配 串?dāng)_噪聲分析 高速 PCB 板上的串?dāng)_分析模型 串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，相鄰信號(hào)之間由于電磁場(chǎng)的相互耦合產(chǎn)生的不期望的噪聲電壓信號(hào)，即能量由一條線耦。 圖 8 兩條傳輸線之間的耦合 如圖 8 所示，為便于分析，我們依照離散式等效模型來(lái)描述兩個(gè)相鄰 傳輸線的串?dāng)_模型，傳輸線 AB 和 CD 的特性阻抗為 Z0，且終端匹配電阻 R=Z0。如果位于 A 點(diǎn)的驅(qū)動(dòng)源為干擾源，則 A— B 間的線網(wǎng)稱為干擾源網(wǎng)絡(luò) (Aggressor line)，C— D 之間的線網(wǎng)被稱為被干擾網(wǎng)絡(luò) (Victim line)，被干擾網(wǎng)絡(luò)靠近干擾源網(wǎng)絡(luò)的驅(qū)動(dòng)端的串?dāng)_稱為近端串?dāng)_ (也稱后向串?dāng)_ )，而靠近干擾源網(wǎng)絡(luò)接收端方向的串?dāng)_稱為遠(yuǎn)端串?dāng)_ (也稱前向串?dāng)_ )。串?dāng)_主要源自兩相鄰導(dǎo)體之間所形成的互感Lm 和互容 Cm,本文只分析感性耦合引起的串?dāng)_ [5]。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文）