【文章內(nèi)容簡介】 模型的由來 隨著數(shù)字系統(tǒng)性能的不斷提升，信號輸出的轉(zhuǎn)換速度也越來越快，在信號完整性分析中，不能簡單的認為這些高速轉(zhuǎn)換的信號是純粹的數(shù)字信號，還必須考慮到它們的模擬行 為。為了在 PCB 進行生產(chǎn)前進行精確的信號完整性仿真并解決設(shè)計中存在的問題，要求建立能描述器件 I/O 特性的模型。這樣， Intel 最初提出了 IBIS 的概念， IBIS 就是 I/O Buffer Information Specification 的縮寫。在 1993年，格式制定委員會推出了 IBIS 的第一個標準 Version ，以后不斷對其進行修訂，現(xiàn)在的版本是 1999 年公布的 Version ， 這一標準已經(jīng)得到了 EIA 的認東華理工大學長江學院畢業(yè)設(shè)計（論文） 仿真和模型 8 可，被定義為 ANSI/EIA656A 標準。每一個新的版本都會加入一些新的內(nèi)容，但這 些新內(nèi)容都只是一個 IBIS 模型文件中的可選項目而不是必須項目，這就保證了 IBIS 模型的向后兼容性能。 現(xiàn)在，已經(jīng)有幾十個 EDA 公司成為 IBIS 公開論壇的成員，支持 IBIS 的 EDA公司提供不同器件的 IBIS 模型以及軟件仿真工具。有越來越多的半導體廠商開始提供自己產(chǎn)品的 IBIS 模型。 IBIS 模型的優(yōu)缺點 IBIS（ Input/Output Buffer Information Specification）模型是一種基于 V/I 曲線的對 I/O BUFFER 快速準確建模的方法，是反映芯片驅(qū)動和接收電氣 特性的文件格式來記錄如驅(qū)動源輸出阻抗、上升 /下降時間及輸入負載等參數(shù)，非常適合做振鈴和串擾等高頻效應(yīng)的計算與仿真。通常 IBIS 模型是由器件的制造商提供的。 IBIS 本身只是一種文件格式，它說明在這一標準的 IBIS 文件中如何記錄一個芯片的驅(qū)動器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用 IBIS 模型的仿真工具來讀取。 IBIS 提供兩條完整的 VI 曲線分別代表驅(qū)動器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。由上可知， IBIS 模型的優(yōu)點可以概括為： 1) 在 I/O 非線性方面能夠提供準確的模型，同時考慮了封裝的寄生參數(shù)與 ESD 結(jié)構(gòu)； 2) 提供比結(jié)構(gòu)化的方法更快的仿真速度； 3) 可用于系統(tǒng)板級或多板信號完整性分析仿真?？捎?IBIS 模型分析的信號完整性問題包 括：串擾、反 射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓撲結(jié)構(gòu)分析。 IBIS 尤 其能夠?qū)Ω咚僬袷幒痛當_進行準確精細的仿真，它可用于檢測最壞情況的上升時間條件下的信號行為及一些用物理測試無法解決的情況； 4) 模型可以免費從半導體廠商處獲取，用戶無需對模型付額外開銷； 5) 兼容工業(yè)界廣泛的仿真平臺。當然 IBIS 不是完美的，它也存在以下缺點： ① 、多芯片廠商缺乏對 IBIS 模型的支持。而缺乏 IBIS 模型， IBIS 工具就無法工作。雖然 IBIS 文件可以手工創(chuàng)建或通過 Spice 模型自動轉(zhuǎn)換，但是如果無法從廠家得到最小上升時間參數(shù)，任何轉(zhuǎn)換工具都無能為力； ② 、 IBIS 不能理想地處理上升時間受控的驅(qū)動器類型的電路，特別是那些包含復雜反饋的電路； 東華理工大學長江學院畢業(yè)設(shè)計（論文） 仿真和模型 9 ③ 、 IBIS 缺乏對地彈噪聲的建模能力。 IBIS 模型 版包含了描述不同管腳組合的互感 ,從這里可以提取一 些非常有用的地彈信息。它不工作 的原因在于建模方式，當輸出由高電平向低電平跳變時，大的地彈電壓可以改變輸出驅(qū)動器的行 IBIS 模型精度 IBIS 模型的分析精度主要取決于 I/V 和 V/T 表的數(shù)據(jù)點數(shù)和數(shù)據(jù)的精確度。由于基于 IBIS 模型的 PCB 板級仿真采用查表計算，因而計算量較小，通常只有相應(yīng)的 SPICE 模型的 1/10 到 1/100。 用它進行仿真的速度要比用 SPICE 模型快很多 。 IBIS 模型的構(gòu)成 一個 IBIS 文件包括了從行為上模擬一個器件的輸入、輸出和 I/O 緩沖器所需要的數(shù)據(jù)，它以 ASCII 的格式保存。 IBIS 文件中的數(shù)據(jù)被用來構(gòu)成一個模型，這個模型可以用來對印刷電路板進行信號完整性仿真和時序分析。進行這些仿真所需的最基本的信息是一個緩沖器的 I/V 參數(shù)和開關(guān)參數(shù) (輸出電壓與時間的關(guān)系 )。要注意的是， IBIS 本身只是一種文件格式，它說明在一個標準的 IBIS 文件中如何記錄一個芯片的驅(qū)動器和接收器的不同參數(shù)，但并不說明這些被記錄的數(shù) 據(jù)如何使用，這些參數(shù)要由使用 IBIS 模型的工具來讀取。 IBIS 模型是以元件為中心的，也就是說，一個 IBIS 文件允許你模擬整個的一個元件，而不僅僅是一個特定的輸入、輸 出或 I/O 緩沖器。因而，除了器件緩沖器的電學特性參數(shù)以外，IBIS 文件還包括了器件的管腳信息以及器件封裝的電學參數(shù)。從 Version 開始，就定義了一個 IBIS 模型文件的最基本的組成元素為 I/V 數(shù)據(jù)表、開關(guān)信息和封裝信息 圖 1 IBIS模型的基本組成元素 東華理工大學長江學院畢業(yè)設(shè)計（論文） 仿真和模型 10 圖 1 中，模塊 2 Pullup 和模塊 1 PullDown 表現(xiàn)了標準輸出緩沖器的上拉和下拉晶體管，用直流 I/V 數(shù)據(jù)表來描述它們的行為。模塊 3 中的 Power_Clamp和 Gnd_Clamp 是靜電放電或鉗位二極管，也是用直流 I/V 數(shù)據(jù)表來描述的。模塊 4 在 IBIS 文件中是 Ramp 參數(shù)，表示輸出從一個邏輯狀態(tài)轉(zhuǎn)換到另一個邏輯狀態(tài)，用 dV/dt 來描述某一特定阻性負載下輸出波形的上升沿和下降沿。模塊 5描述的是體電容和封 裝寄生參數(shù)，其中 C_p 是硅晶元電容，它是不包括封裝參數(shù)的總的輸出電容 _L_pkg、 R_pkg 和 C_pkg 分別是由封裝帶來的寄生電感、寄生電阻和寄生電容。如果描述的僅僅是輸入管腳的 IBIS 模型，則只由模塊 3和模塊 5 兩部分組成即可 [6]。 東華理工大學長江學院畢業(yè)設(shè)計（論文） 噪聲分析 11 反射噪聲分析和端接技術(shù) 反射形成原因 信號沿傳輸線傳播時，其路徑上的每一步都有相應(yīng)的瞬態(tài)阻抗，無論是什么原因使瞬態(tài)阻抗發(fā)生了變化，信號都將產(chǎn)生反射現(xiàn)象，瞬態(tài)阻抗變化越大，反射越大 [7]。 圖 2 反射的形成 信號到達瞬態(tài)阻抗不同的兩個區(qū)域的交界面時，在導體中 只存在一個電壓和一個電流回路，邊界處不可能出現(xiàn)電壓不連續(xù)，否則此處有一個無限大的電場；也不可能出現(xiàn)電流不連續(xù)，否則此處有一個無限大的磁場，所以交界面的電壓和電流一定連續(xù)，則有： 21 VV? ， 21 II ? 而由歐姆定律知： 111 /ZVI ? ， 222 /ZVI ? 當交 界面兩側(cè)的阻抗不同時，以上四個關(guān)系不可能同時成立，這就說明在交界面上必然有反射回發(fā)射端的電壓，以平衡交界面兩端不匹配的電壓和電流。 入射信號電壓 iV 向著分界面?zhèn)鞑?，而傳輸信號電?tV 遠離分界面而傳播，入射電壓穿越分界面時，產(chǎn)生反射電壓 rV ，則有： tri VVV ?? 相應(yīng)的當入射電流 iI 穿越分界面時，反射電流 rI 和傳輸電流 tI 的關(guān)系為： tri III ?? 按照歐姆定律，每個區(qū)域中的電壓與電流的關(guān)系為： 1/ ZIV ii ? ， 1/ ZIV rr ? ， 2/ ZIV tt ? 東華理工大學長江學院畢業(yè)設(shè)計（論文） 噪聲分析 12 通過換算可以得到： 1212/ ZZ ZZVV ir ??? ，122*2/ ZZ ZVV it ?? 由此可以看出，縮小 1Z 和 2Z 的差值，有利于 減小反射電壓，在實際運用中，通過給傳輸線端接匹配阻抗來實現(xiàn)。 在典型的數(shù)字系統(tǒng)中，驅(qū)動器的輸出阻抗通常小于 PCB互聯(lián)信號線的特征阻抗，而 PCB互聯(lián)信號線的特征阻抗也總是小于接收器的輸入阻抗。這種阻抗的不連續(xù)性就會導致設(shè)計系統(tǒng)中信號反射的出現(xiàn)。 阻抗匹配與端接方案 匹配阻抗的端接有多種方式，包括并聯(lián)終端匹配，串聯(lián)終端匹配，戴維南終端匹配， AC 終端匹配，肖特基二極管終端匹配。本文只介紹并聯(lián)終端匹配和串聯(lián)終端匹配 [7] 。 并聯(lián)終端匹配 ： 并聯(lián)終端匹配是最簡單的終端匹配技術(shù)：通過一個電阻 R將傳輸線的末端接到地或者接到 VCC 上。電阻 R 的值必須同傳輸線的特征阻抗Z0匹配，以消除信號的反射。如果 R 同傳輸線的特征阻抗 Z0匹配，不論匹配電壓的值 如何， 終端匹配電阻將吸收形成信號反射的能量。終端匹配到 VCC可以提高驅(qū)動器的源的驅(qū)動能力，而終端匹配到地則可以提高電流的吸收能力。 并聯(lián)終端匹配技術(shù)突出的優(yōu)點就是這種類型終端匹配技術(shù)的 設(shè)計和應(yīng)用簡便易行，在這 種終端匹配技術(shù)中僅需要一個額外的元器件； 這種技術(shù)的缺點在于終端匹配電阻會帶來直流功率消耗 。 另外并聯(lián)終端匹配技術(shù)也會使信號的邏輯高輸出電平的情況退化。將 TTL 輸出終端匹配到地會降低 VOH的電平值，從而降低了接收器輸入端對噪聲的免疫能力。 圖 3 并聯(lián)終端匹配 串聯(lián)終端匹配 ： 串聯(lián)終端匹配技術(shù)，也稱之為后端終端匹配技術(shù)，不同于其它類型的終端匹配技術(shù)，是源端的終端匹配技術(shù)。串聯(lián)終端匹配技術(shù) 是在 驅(qū)動器輸出端和信號線之間 串聯(lián)一個 電阻。驅(qū)動器輸出阻抗 R0以及電阻 R值的和必須同信號線的特征阻抗 Z0匹配。對于這種類型的 終端匹配技術(shù)，由于信號會在傳輸線、串聯(lián)匹配電阻以及驅(qū)動器的阻抗之間實現(xiàn)信號電壓的分配，因而加在信號線上的東華理工大學長江學院畢業(yè)設(shè)計（論文） 噪聲分析 13 電壓實際只有一半的信號電壓。 而在接收端，由于信號線阻抗和接收器阻抗的不匹配，通常情況下，接收器的輸入阻抗更高，因而會導致大約同樣幅度值信號的反射，稱之為附加的信號波形。因而接收器會馬上看到全部的信號電壓（附加信號和反射信號之和），而附加的信號電壓會向驅(qū)動端傳遞。然而不會出現(xiàn)進一步的信號反射，這是因為串聯(lián)的匹配電阻在接收器端實現(xiàn)了反射信號的終端匹配。 串聯(lián)終端匹配技術(shù)的優(yōu)點是這種匹配技術(shù)僅僅為系統(tǒng)中的每一 個驅(qū)動器增加一個電阻元件，而且相對于其它的電阻類型終端匹配技術(shù)來說，串聯(lián)終端匹配技術(shù)中匹配電阻的功耗是最小的，而且串聯(lián)終端匹配技術(shù)不會給驅(qū)動器增加任何額外的直流負載，也不會在信號線與地之間引入額外的阻抗。 由于 許多的驅(qū)動器都是非線性的驅(qū)動器，驅(qū)動器的輸出阻抗隨著器 件邏輯狀態(tài)的變化而變化，從而導致串聯(lián)匹配電阻的合理選擇更加復雜。 所以，很難應(yīng)用某一個簡單的設(shè)計公式為串聯(lián)匹配電阻來選擇一個最合適的值。 圖 4 串聯(lián)終端匹配 端接方案的仿真結(jié)果 對長走 線進行并聯(lián)終端匹配后仿真，波形如下： 圖 5 VCC并聯(lián)終端匹配 圖 6 GND并聯(lián)終端匹配 東華理工大學長江學院畢業(yè)設(shè)計（論文） 噪聲分析 14 對長走線進行串聯(lián)終端匹配后仿真，波形如下： 圖 7 VCC并聯(lián)終端匹配 串擾噪聲分析 高速 PCB 板上的串擾分析模型 串擾是指當信號在傳輸線上傳播時，相鄰信號之間由于電磁場的相互耦合產(chǎn)生的不期望的噪聲電壓信號，即能量由一條線耦。 圖 8 兩條傳輸線之間的耦合 如圖 8 所示，為便于分析，我們依照離散式等效模型來描述兩個相鄰 傳輸線的串擾模型，傳輸線 AB 和 CD 的特性阻抗為 Z0，且終端匹配電阻 R=Z0。如果位于 A 點的驅(qū)動源為干擾源，則 A— B 間的線網(wǎng)稱為干擾源網(wǎng)絡(luò) (Aggressor line)，C— D 之間的線網(wǎng)被稱為被干擾網(wǎng)絡(luò) (Victim line)，被干擾網(wǎng)絡(luò)靠近干擾源網(wǎng)絡(luò)的驅(qū)動端的串擾稱為近端串擾 (也稱后向串擾 )，而靠近干擾源網(wǎng)絡(luò)接收端方向的串擾稱為遠端串擾 (也稱前向串擾 )。串擾主要源自兩相鄰導體之間所形成的互感Lm 和互容 Cm,本文只分析感性耦合引起的串擾 [5]。 東華理工大學長江學院畢業(yè)設(shè)計（論文）