【文章內(nèi)容簡介】 用到的中斷線要優(yōu)先使用低編號的中斷線填充，如果 CPU 是 3V 器件，必須通過244/245 隔離。在接口板上，所有用到的中斷信號線要用 5 選 1的開關(guān)（跳線）選擇。 51 EXINT1 52 EXINT2 53 EXINT3 54 EXINT4 55 T0out/C0in/CAP0 定時器輸出 /計數(shù)器輸入 /捕捉脈沖輸入， 5V TTL 電平，在CPU 板上只有 一路時，第二路要用第一路填充，用戶板上要通過開關(guān)相連。 56 T1out/C1in/CAP1 57 SPI_NSS0/BFSX0 SPI 片選信號 SPI 總線， 5V TTL 電平， CPU 功能引腳（主），在設計 CPU 板時，如果有SPI 總線，應優(yōu)先使用這一組，沒有用時要懸空。接口板只能做從。復用 MCBSP信號線。 58 SPI_CLK0/BCLKX0 SPI 時鐘 59 SPI_MISO0/BDR0 主入從出 60 SPI_MOSI0/BDX0 主出從入 11 表 3 PORT B 接口定義 編號 定義 備注 1 +12V 模擬電源，所有的模擬電源都由此產(chǎn)生。 2 +12V 3 AGND 模擬地，在 CPU 板上的電源接口附近通過 0 歐電阻與電源地相連 4 AGND 5 SPI_NSS1/BFSX1 SPI 片選信號 CPU 功能引腳（主），在 CPU 板上，當只有一路時要懸空。在接口板上，當CPU 板上只有一路時也要懸空。而且在系統(tǒng)中只允許與一路相連。復用 MCBSP信號線。 6 SPI_CLK1/BCLKX1 SPI 時鐘 7 SPI_MISO1/BDR1 主入從出 8 SPI_MOSI1/BDX1 主出從入 9 IIC_SCL IIC 時鐘 CPU 功能引腳。 10 IIC_SDA IIC 數(shù)據(jù) 11 UARTRxD 簡易串口 ,CPU 功能引腳。當 CPU 只有一路時，要懸空。 CPU板上要優(yōu)先使用。 12 UARTTxD 13 保留 暫未定義 14 保留 15 ALE ALE 信號 16 BFSR0 MCBSP 信號線 17 BCLKR0 18 BFSR1 19 BCLKR1 20 IIS_LRCK/BFSX0 IIS 通道選擇時鐘 復用MCBSP信號線 IIS 接口， CPU 功能引腳。不用時要 懸空。 21 IIS_SDI/BDR0 IIS 數(shù)據(jù)輸入 22 IIS_SDO/BDX0 IIS 數(shù)據(jù)輸出 23 IIS_SCLK/BCLKX0 IIS 時鐘 24 IIS_CDCLK IIS 編解碼時鐘 25 AGIO0 A 組 GIO， CPU 功能引腳或 CPU 板的擴展 IO。要優(yōu)先使用。在 CPU 板上當不足時要優(yōu)先使用低編號信號線填充。在設計接口板時，當 IO 少于 4 個時，每個 IO 都要通過 4 選 1 開關(guān)（跳線）來選擇；但多于 4 個時要用 244 或 273 通過總線擴展 IO,以免與其它接口板沖突。 26 AGIO1 27 AGIO2 28 AGIO3 29 AGIO4 30 AGIO5 31 AGIO6 32 AGIO7 33 BGIO0 B 組 GIO， CPU 功能引腳或 CPU 板的擴展 IO。在 CPU 板上當不足時要用 A 組相應信號線填充，順序同 A 組。在接口板上，同 A 組。 34 BGIO1 35 BGIO2 36 BGIO3 37 BGIO4 38 BGIO5 39 BGI O6 40 BGIO7 12 編號 定義 備注 41 PWMA0 CPU 的 PWM 功能輸出，在 CPU 板上，優(yōu)先布置低編號的信號線，沒有用到的信號線要用現(xiàn)有的信號線由低到高依次填充，在接口板上，用戶端的每一路都要通過 4 選 1 開關(guān)（跳線）選擇。 42 PWMA1 43 PWMA2 44 PWMA3 45 PWMB0 CPU 的 PWM 功能輸出，在 CPU 板上，如果信號線不足，要用 A 組以標號由低到高填充。在接口板上的設計同 A 組。 在設計 CPU 板時，如果 CPU 的 PWM 是分組的，且某一組的 PWM 數(shù)目大于 4 個時，應將 A、 B 兩組 統(tǒng)一布置此組信號。 46 PWMB1 47 PWMB2 48 PWMB3 49 EGIO0 接口板 IO，由接口板擴展產(chǎn)生， CPU 板上不能占用，必須懸空。接口板可使用。 50 EGIO1 51 EGIO2 52 EGIO3 53 EGIO4 54 EGIO5 55 EGIO6 56 EGIO7 57 EGIO8 58 EGIO9 59 AGND 模擬地，用以屏蔽輸入模擬信號 在 PCB布線時，所有的模擬輸入集中獨立布線，由AGND 覆銅。 60 AINA0 模 擬信號，在 CPU 上為輸入，設計時要優(yōu)先布置低編號的信號線，空閑信號線要用現(xiàn)有的信號線由低到高依次填充。在用戶板上，做輸出時要通過 4 選 1 開關(guān)（跳線）選擇，作輸入時可直接連接。 61 AINA1 62 AINA2 63 AINA3 64 AINB0 模擬信號，在 CPU 上為輸入，空閑時要用 A組信號線順序填充，在接口板上要做輸出時要通過4 選 1 開關(guān)（跳線）選擇，作輸入時可直接連接。 65 AINB1 66 AINB2 67 AIN7B3 68 AGND 模擬地，用以屏蔽輸入 模擬信號 69 12V 模擬電路的負電源。 70 12V 13 表 4 PORT C 接口定義 編號 定義 備注 1 VREFout CPU 板參考電壓輸出 不用時要懸空。 2 VREFin CPU 板參考電壓輸入 3 AOUT0 CPU 模擬信號輸出 0 在 CPU 板上只有一路時，優(yōu)先使用AOUT0,AOUT1 要懸空。 4 AOUT1 CPU 模擬信號輸出 1 5 EAOUT0 接口板模擬信號輸出 0 由接口板擴展產(chǎn)生， CPU 板上不能占用，必須懸空。接口板可使用。 6 EAOUT1 接口板模擬信號輸出 1 7 XPON 觸 摸屏 X 軸 P 在 CPU 板上，不用時要懸空。使用時要注意：此信號線直接由觸摸屏輸出，判斷是否需要增加相關(guān)驅(qū)動電路。在接口板上?？芍苯优c觸摸屏（ 4 線）相連。 8 YPON 觸摸屏 Y 軸 P 9 XMON 觸摸屏 X 軸 M 10 YMON 觸摸屏 Y 軸 M 11 R00/CAP2 液晶模擬電壓輸入 0 液晶模擬電壓輸入 1 液晶模擬電壓輸入 2 液晶模擬電壓輸出 3 CPU 的捕捉輸入，接口板輸出。 CPU 上自帶段式液晶控制器的接口，不用時要選懸空。 12 R01/CAP3 13 R02/CAP4 14 R03/CAP5 15 COM0/VM 液晶位輸出公共端 0 復用點陣屏的控制信號。 16 COM1/VFRAME 液晶位輸出公共端 1 17 COM2/VLINE 液晶位輸出公共端 2 18 COM3/VCLK 液晶位輸出公共端 3 19 SEG0/VD0/VR0 液晶段輸出 0 復用點陣屏的數(shù)據(jù)信號線。當CPU 具有 TFT 和STN 兩種 LCD 控制器時，優(yōu)先使用TFT 類型的 LCD接口。 20 SEG1/VD1/VR1 液晶段輸出 1 21 SEG2/VD2/VR2 液晶段輸出 2 22 SEG3/VD3/VR3 液晶段輸出 3 23 SEG4/VD4/VR4 液晶段輸出 4 24 SEG5/VD5/VG0 液晶段輸出 5 25 SEG6/VD6/VG1 液晶段輸出 6 26 SEG7/VD7/VG2 液晶段輸出 7 27 SEG8/VG3 液晶段輸出 8 28 SEG9/VG4 液晶段輸出 9 29 SEG10/VG5 液晶段輸出 10 30 SEG11/VB0 液晶段輸出 11 31 SEG12/VB1 液晶段輸出 12 32 SEG13/VB2 液晶段輸出 13 33 SEG14/VB3 液晶段輸出 14 34 SEG15/VB4 液晶段輸出 15 35 SEG16/SDCLK 液晶段輸出 16 液晶段輸出 17 液晶段輸出 18 液晶段輸出 19 復用為 SD 卡的接口。 36 SEG17/SDCMD 37 SEG18/SD0 38 SEG19/SD1 39 SEG20/SD2 液晶段輸出 20 40 SEG21/SD3 液晶段輸出 21 14 表 5 JTAG 接口定義 注： JTAG 接口的電源（ VCC）要參考 CPU 芯片的技術(shù)手冊和 JTAG 電纜線的要求。 各部分電路原理 (1)DAC0832 芯片原理 ① 管腳功能介紹 （ 如圖 5 所示 ） 圖 5 DAC0832 管腳圖 (1) DI7～ DI0： 8 位的數(shù)據(jù)輸入端， DI7為最高位。 (2) IOUT1：模擬電流輸出端 1，當 DAC 寄存器中數(shù)據(jù) 全為 1 時，輸出電流最大，當 DAC寄存器中數(shù)據(jù) 全為 0 時，輸出電流為 0。 (3) IOUT2：模擬電流輸出端 2， IOUT2與 IOUT1的和為一個常數(shù)，即 IOUT1＋ IOUT2＝常數(shù)。 編號 ARM 定義 DSP 定義 CYGNAL 定義 1 VCC TMS VCC 2 GND nTRST GND 3 nTRST TDI GND 4 GND GND TCK 5 TDI VCC TMS 6 GND 空 TDO 7 TMS TDO TDI 8 GND GND 空 9 TCK TCK GND 10 GND GND 空 11 TDO TCK 12 nRESET GND 13 VCC EMU0 14 GND EMU1 15 (4) RFB：反饋電阻引出端， DAC0832 內(nèi)部已經(jīng)有反饋電阻，所以 RFB端可以直接接到外部運算放大器的輸出端，這樣相當于將一個反饋電阻接在運算放大器的輸出端和輸入端之間。 (5) VREF：參考電壓輸入端，此端可接一個正電壓，也可接一個負電壓，它決定 0 至 255的數(shù)字量轉(zhuǎn)化出來的模擬量電壓值的幅度， VREF范圍為 (+10～ 10)V。 VREF端與 D/A 內(nèi)部T 形電阻網(wǎng)絡相連。 (6) Vcc：芯片供電電壓，范圍為 (+5~ 15)V。 (7) AGND：模擬量地，即模擬電路接地端。 (8) DGND：數(shù)字 量地。 當 WR2 和 XFER 同時有效時， 8 位 DAC 寄存器端為高電平 “1”，此時 DAC 寄存器的輸出端 Q 跟隨輸入端 D 也就是輸入寄存器 Q 端的電平變化；反之，當端為低電平 “0”時，第一級 8 位輸入寄存器 Q 端的狀態(tài)則鎖存到第二級 8 位 DAC 寄存器中，以便第三級 8 位DAC 轉(zhuǎn)換器進行 D/A 轉(zhuǎn)換。 一般情況下為了簡化接口電路，可以把和直接接地，使第二級 8 位 DAC 寄存器的輸入端到輸出端直通，只有第一級 8 位輸入寄存器置成可選通、可鎖存的單緩沖輸入方式。 特殊情況下可采用雙緩沖輸入方式，即把兩個寄存器都分別接成受控方式 制作低頻信號 發(fā)生器有許多方案：主要有單緩沖方式，雙緩沖方式和直通方式。 單緩沖方式 具有 適用于只有一路模擬信號輸出或幾路模擬信號非同步輸出的情形的優(yōu)點 ， 但是 電路線路連接比較簡單 。而 雙緩沖方式適用于在需要同時輸出幾路模擬信號的場合 ， 每一路模擬量輸出需一片 DAC0832 芯片，構(gòu)成多個 DAC0832 同步輸出電路 ， 程序簡單化 ， 但是 電路線路連接比較復雜。根據(jù)以上分析，我們的課題選擇了單緩沖方式使用方便，程序簡單，易操作。 ② 工作原理 DAC0832 主要由 8 位輸入寄存器、 8 位 DAC 寄存器、 8 位 D/A 轉(zhuǎn)換器以及輸入控制電路四部分組成。 8 位輸入寄存器用于存放主機送來的數(shù)字量，使輸入數(shù)字量得到緩沖和鎖存，由加以控制； 8 位 DAC 寄存器用于存放待轉(zhuǎn)換的數(shù)字量，由加以控制； 8 位 D/A 轉(zhuǎn)換器輸出與數(shù)字量成正比的模擬電流；由與門、非與門組成的輸入控制電路來控制 2 個寄存器的選通或鎖存狀態(tài)。原理框圖如圖 6 所示。 ( M S B )7ID6ID5ID4ID3ID2ID1ID0ID( L S B )I L ECS1RW2RWX F E R當 L E = 1 時, 輸出數(shù)據(jù)隨輸入變化。LE2FERV1TUOI2TUOIR f bA G N DD G N DCCVD QD QD QD Q