【文章內(nèi)容簡介】 － 作用？ (LPCVD)淀積氮化硅 (nitride)－ 作用？ Pad Oxide *Mask 1, 光刻 /刻蝕形成 nitride圖形 。 去膠；離子注入 (場注 : boron) － 作用？ *濕法氧化技術(shù)形成局部氧化層 (LOCOS) *去除氮化硅和二氧化硅襯墊； 2023/3/12 41 *LOCOS的主要作用 *減緩表面臺階 ； 是采用 選擇氧化 方法來制備厚的場氧化層，形成的厚氧化層是半埋入方式 (部分凹入 )的，可減小在材料表面上形成的臺階高度 ； *提高場區(qū)閾值電壓 ； *減小表面漏電流 。 2023/3/12 42 *LOCOS的掩膜 *LOCOS存在的主要問題 /1 *在氮化硅邊緣形成 “ 鳥嘴 ” (Bird’s beak)； 2023/3/12 45 LOCOS工藝在硅表面上形成一個特有的凸起，其后面是逐漸變薄的伸入到有源區(qū)內(nèi)的氧化層，稱為 “ 鳥嘴 ” ，這種凸起在凹入結(jié)構(gòu)中特別明顯。 *“ 鳥嘴 ” 形成的原因及影響 2023/3/12 46 形成原因 ： – 氧化劑的橫向擴散； – 氧化生長發(fā)生在氮化硅下面； 后果 ： － 減小了器件的有效寬度 ，即 減小了器件的驅(qū)動電流 ； － 降低集成度， Waste surface area； － 對后序工藝中的平坦化不利 。 *LOCOS存在的主要問題 /2 *產(chǎn)生白帶效應(yīng) (Kooi Si3N4)； 2023/3/12 47 氮化硅與高溫的濕氧氣氛反應(yīng)形成 NH3，其擴散到硅 /氮化硅界面并在那里分解，形成一層熱生長的氮氧化物，在硅片表面看起來像是一條繞在有源區(qū)邊緣的白帶，從而導(dǎo)致白帶的形成。 后果 ： 導(dǎo)致有源區(qū)內(nèi)后續(xù)生長的熱氧化層 (柵氧 )的擊穿電壓下降。 *LOCOS主要問題的解決措施 /1 *采用其他材料替代熱氧化硅做緩沖層 (PBL)； 2023/3/12 48 一種 熱氧化硅與多晶硅的三明治結(jié)構(gòu) 可非常有效地減小 “ 鳥嘴 ” 長度 (不到 LOCOS的一半 )；但仍存在 “ 白帶效應(yīng) ” 。 Poly Buffered LOCOS *PBL－ Crab Eyes *有利于集成度的提高； *減少 Si3N4對硅襯底的應(yīng)力； 2023/3/12 49 *LOCOS主要問題的解決措施 /２ 2023/3/12 50 可以制作出幾乎無 “ 鳥嘴 ” 的、十分平坦的厚場氧化層。但仍存在橫向擴散，且增加了較大的工藝復(fù)雜性，故沒有得到廣泛的應(yīng)用。 該方法中緩沖氧化硅層和氮化硅層的制備和普通的 LOCOS工藝相同； 43NSi 2SiOPEpi *側(cè)墻掩蔽隔離技術(shù) (SWAMI)； 但在形成氮化硅 /氧化硅圖形后， 還要繼續(xù)將硅刻蝕到一定深度 (約為預(yù)期生長的場氧厚度的一半 )。 *側(cè)墻掩蔽隔離技術(shù) (SWAMI) 2023/3/12 51 *先用刻蝕技術(shù) (常用各向異性的 KOH濕法腐蝕 )在100襯底上形成 60176。 左右的斜坡 ，利用其邊緣作用降低場氧化過程中的應(yīng)力 ； *再淀積第二層緩沖氧化層和氮化硅并進(jìn)行各向異性刻蝕， 在襯底硅的斜坡上留下一個緩沖氧化層和氮化硅的側(cè)墻 ，把有源區(qū)有效地封閉起來，再進(jìn)行場氧。 *最后去掉氮化硅和緩沖氧化層。 43NSiPEpi 43NSiPEpi 342SiNPEpi 場氧 2023/3/12 52 *新技術(shù)的出現(xiàn) 20世紀(jì) 80年代發(fā)現(xiàn)，無論是哪種 LOCOS技術(shù)，都不適合于晶體管密度遠(yuǎn)超過 的集成電路。 7210 cm ? 也就是說，由于器件特征尺寸的縮小， 限制隔離距離的最終因素 不再是表面反型或簡單的穿通現(xiàn)象，而是一種稱為 漏感應(yīng)勢壘降低的穿通效應(yīng) (即最小隔離距離的值是由一個 結(jié)邊緣到另一個 結(jié)邊緣的距離 )。 NP?NP? 是 刻蝕掉部分襯底形成溝槽 (槽刻蝕 )， 再在其中回填上介電質(zhì) (回填 )作為相鄰器件之間的絕緣體的一種器件隔離方法 。又分為：淺槽隔離和深槽隔離。 2023/3/12 53 在這種結(jié)構(gòu)中，元器件之間用刻蝕的淺溝槽隔開，再在淺溝槽中填入介電質(zhì)。在側(cè)壁氧化和填入介電質(zhì)后，用 CMP方法使晶圓表面平坦化。 *LOCOS主要問題的解決措施 /３ *淺槽溝道隔離 (STI)技術(shù) 2023/3/12 54 *淺槽溝道 隔離 (STI)工藝 * HDP CVD Oxide * CMP Oxide, Stop on Nitride Oxide Oxide Nitride Nitride * Deposit Nitride, Oxide。 Etch Nitride, Oxide and Silicon。 Strip Photoresist Pad Oxide Pad Oxide Trench 2023/3/12 55 *STI vs. LOCOS *LOCOS – Simpler, cheaper, and production proven – used in IC fabrication until feature mm *STI – No bird’s beak, Smoother surface, but More process steps – Standard isolation technology used in IC fabrication until feature mm 167。 CMOS IC的工藝集成 *CMOS工藝中的基本模塊 *雙阱 CMOS IC工藝的主要流程和基本掩模 2023/3/12 57 *CMOS 工藝 中的 基本模塊 2023/3/12 58 *阱注入和場注入技術(shù) *硅柵工藝 *自對準(zhǔn)技術(shù) *輕摻雜漏注入 (LDD) *CMOS IC 中的阱 CMOS IC中必須在同一晶圓上制作 NMOS和 PMOS器件，故必須在襯底上制作摻雜類型與硅襯底原摻雜類型相反的摻雜區(qū)域 (反型摻雜 )。 這些在硅襯底上形成的、摻雜類型或 摻雜濃度 與硅襯底不同的 局部摻雜區(qū)域 稱為 阱 (well)，包括： n阱 、 p阱 和 雙阱 (dual/twinwell)。 2023/3/12 59 對亞微米技術(shù)而言，最普遍采用的是 雙阱工藝 ，即 N型和 P型兩種阱同在一個輕摻雜的襯底中形成 。在器件尺寸非常小的情況下， NMOS和 PMOS之間性能差別減小。 *雙阱工藝 雖然增加了工藝的復(fù)雜性，但能 對每一種器件獨立地設(shè)定摻雜分布 ，從而 使兩類器件性能都得到優(yōu)化 。 2023/3/12 60 雙阱中的每個阱都至少包括三到五個步來完成制作， 往往是在同一次光刻中完成 。 *Twin Well 2023/3/12 61 *Two mask steps。 *Flat surface。 *Common used in advanced CMOS IC *High energy, low current implanters *Furnaces annealing and drivingin *阱注入技術(shù) 阱注入 決定了晶體管的閾值工作電壓 ，同時可以減輕 CMOS電路的一些常見問題如閂鎖效應(yīng) 等。 2023/3/12 62 阱中器件溝道的摻雜濃度高于直接制作在襯底上的 ?體效應(yīng)隨摻雜濃度的增加而增加 (如：溝道遷移率和輸出電導(dǎo)下降、結(jié)電容增加等 )?阱內(nèi)的器件速度固有地比襯底中的同樣器件速度慢； 典型的阱摻雜濃度比襯底高幾個數(shù)量級 ，所以襯底濃度的任何不確定性將不影響阱的濃度。 *阱注入技術(shù) ― 倒摻雜技術(shù) 2023/3/12 63 先采用高能量、大劑量的注入 ，深入外延層大概 1um左右；隨后 再在相同區(qū)域進(jìn)行注入能量、結(jié)深及摻雜劑量都大幅度減小的阱注入 。 目標(biāo) ：優(yōu)化晶體管的電學(xué)參數(shù)。 該技術(shù)由于采用高能離子注入將雜質(zhì)直接注入到所需深度，從而 避免了雜質(zhì)的嚴(yán)重橫向擴散 。 而且由于表面處的雜質(zhì)濃度較低 (常稱為 反向阱 )，除了 提高集成度 外，還有助于減少 CMOS結(jié)構(gòu)中寄生雙極晶體管效應(yīng)，從而 減少閂鎖效應(yīng)的發(fā)生 。 *場注入 (溝道阻止 注入 )技術(shù) 為了制造實用的 MOS管，在 N阱 CMOS工藝中一直謹(jǐn)慎的減小閾值電壓