【文章內(nèi)容簡介】 OUT 主設備 4 IN OUT 主設備 5 總線請求 總線忙 +5V 仲裁線 總線 38 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 總線操作與時序 ? 總線操作 ：計算機系統(tǒng)中，通過總線進行信息交換的過程稱為總線操作 ? 總線周期 ：總線設備完成一次完整信息交換的時間 ? 讀 /寫存儲器周期 ? 讀 /寫 IO口周期 ? DMA周期 ? 中斷周期 ? 多主控制器 系統(tǒng)，總線操作周期一般分為 四個階段 ? 總線請求及仲裁階段、尋址階段、傳數(shù)階段和結(jié)束階段 ? 單個主控制器 系統(tǒng)，則只需要尋址和傳數(shù)兩個階段 39 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 總線主控制器的作用 ? 總線系統(tǒng)的資源分配與管理 ? 提供總線定時信號脈沖 ? 負責總線使用權(quán)的仲裁 ? 不同總線協(xié)議的轉(zhuǎn)換和不同總線間數(shù)據(jù)傳輸?shù)木彌_ 40 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 總線時序 ? 總線時序 是指總線事件的協(xié)調(diào)方式，以實現(xiàn)可靠的尋址和數(shù)據(jù)傳送 ? 總線時序類型 ?同步 ：所有設備都采用一個統(tǒng)一的時鐘信號來協(xié)調(diào)收發(fā)雙方的定時關(guān)系 ?異步 ：依靠傳送雙方互相制約的握手(handshake)信號來實現(xiàn)定時控制 ?半同步 ：具有同步總線的高速度和異步總線的適應性 41 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 同步并行總線時序 ? 特點 ? 系統(tǒng)使用 同一時鐘信號 控制各模塊完成數(shù)據(jù)傳輸 ? 一般 一次讀寫操作可在一個時鐘周期內(nèi)完成，時鐘前、后沿分別指明總線操作周期的開始和結(jié)束 ? 地址、數(shù)據(jù)及讀 /寫等控制信號可在時鐘沿處改變 ? 優(yōu)點： 電路設計簡單，總線帶寬大，數(shù)據(jù)傳輸速率快 ? 缺點： 時鐘以最慢速設備為準，高速設備性能將受到影響 同步時鐘 地址信號 數(shù)據(jù)信號 控制信號 延時 42 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 異步并行總線時序 ? 特點：系統(tǒng)中可以 沒有統(tǒng)一的時鐘源 ，模塊之間依靠各種聯(lián)絡（握手）信號進行通信，以確定下一步的動作 ? 優(yōu)點： 全互鎖方式可靠性高，適應性強 ? 缺點： 控制復雜，交互的聯(lián)絡過程會影響系統(tǒng)工作速度 地址信號 數(shù)據(jù)信號 主設備 聯(lián)絡信號 從設備 聯(lián)絡信號 ① ③ ② ① 準備好接收 （ M發(fā)送地址信號） ③ 已收到數(shù)據(jù) （ M撤銷地址信號） ④ ④ 完成一次傳送 （ S撤銷數(shù)據(jù)信號） ② 已送出數(shù)據(jù) （ S發(fā)送數(shù)據(jù)信號） 43 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 半同步并行總線時序 ? 特點：同時使用主模塊的 時鐘信號 和從模塊的 聯(lián)絡信號 ? 優(yōu)點： 兼有同步總線的速度和異步總線的可靠性與適應性 ?Ready信號可作為慢速設備的異步聯(lián)絡信號 ?CLK信號作為快速設備的同步時鐘信號 44 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 總線標準 ? 總線標準包括： ?邏輯規(guī)范：邏輯信號電平 ?時序規(guī)范 ?電氣規(guī)范 ?機械規(guī)范 ?通信協(xié)議 45 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 SoC的片內(nèi)總線 ? 片上總線特點 ?簡單高效 ? 結(jié)構(gòu)簡單：占用較少的邏輯單元 ? 時序簡單：提供較高的速度 ? 接口簡單：降低 IP核連接的復雜性 ?靈活，具有可復用性 ? 地址 /數(shù)據(jù)寬度 可變、 互聯(lián)結(jié)構(gòu) 可變、 仲裁機制 可變 ?功耗低 ? 信號盡量不變、 單向信號線 功耗低、時序簡單 ? 片內(nèi)總線標準 ?ARM的 AMBA 、 IBM的 CoreConnect ?Silicore的 Wishbone、 Altera的 Avalon 46 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 ARM的 AMBA: Advanced Microcontroller Bus Architecture ? 先進 高性能總線 AHB （ Advanced Highperformance Bus） ? 適用于高性能和高吞吐設備之間的連接，如 CPU、 片上存儲器、 DMA設備、 DSP等 ? 先進 系統(tǒng)總線 ASB（ Advanced System Bus） ? 適用于高性能系統(tǒng)模塊。與 AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線 ? 先進 外設總線 APB（ Advanced Peripheral Bus） ? 適用于低功耗外部設備，經(jīng)優(yōu)化減少了功耗和接口復雜度 ? 適合較復雜的應用，需要遵守較簡單的操作協(xié)議；擁有眾多的第三方支持 47 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 AMBA總線 48 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 高性能 ARM核 高性能片上 RAM 高性能 DMAC核 高帶寬片外存儲器接口 橋 鍵盤 UART Timer PIO AHB or ASB APB 49 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 IBM CoreConnect ? 處理器 局部總線 PLB（ Processor Local Bus） ? 高帶寬、低延遲、高性能 ? 連接高速 CPU核、高速 MEM控制器、高速 DMAC等高性能設備 ? 片內(nèi)的 外設總線 OPB（ Onchip Peripheral Bus） ? 連接低性能設備，減少其對 PLB的性能影響 ? 通過 OPB橋?qū)崿F(xiàn) PLB主設備和 OPB從設備的數(shù)據(jù)傳輸 ? 設備 控制寄存器總線 DCR（ Device Control Register） ? 用于配置 PLB設備和 OPB設備的狀態(tài)寄存器和控制寄存器 ? 減輕 PLB總線在低性能狀態(tài)下的負荷 ? 方案完整，但一般用于高性能系統(tǒng)設計中（如工作站），不太適合簡單的嵌入式系統(tǒng)應用 50 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 CoreConnect總線結(jié)構(gòu)框圖 Embedded System 高性能 CPU核 高速 存儲器 仲裁 DMAC 核 外部總線結(jié)構(gòu) 接口 OPB 橋 Keyboard UART Timer PIO PLB OPB DCR 51 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 Silicore的 Wishbone ? 定義了一條高速總線的 信號和總線周期 。在復雜系統(tǒng)中可采用兩條 Wishbone總線分別連接高速和低速設備，兩條總線之間的接口簡單 ? 提供了 4種互連方式 ：兩個 IP核的點到點連接；多個串行 IP核的數(shù)據(jù)流連接；多個 IP核的共享總線連接、高吞吐量的交叉開關(guān) ? 完全免費，開發(fā)性強；結(jié)構(gòu)簡單、互連靈活；通常應用于簡單的嵌入式控制器和一些高速系統(tǒng)中，但對高性能系統(tǒng)的支持不夠 52 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 Altera的 Avalon ? 主要用于 Altera公司的 NIOS軟核 系統(tǒng)中實現(xiàn) SOPC ? 規(guī)定了 主設備和從設備 之間進行連接的端口和通信時序，配置簡單，可由 EDA工具（ SOPC Builder）快速生成 ? 采用 從設備仲裁 技術(shù)，允許多個主設備真正同步操作，優(yōu)化了數(shù)據(jù)流，提高了系 統(tǒng)的吞吐量 53 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 Avalon的交換式總線結(jié)構(gòu) 54 林水生 2023 電子科技大學 通信與信息工程學院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設計 AMBA總線 ? AMBA總線規(guī)范是由 ARM公司推出的一種用于高性能嵌入式微處理器設計的片上總線標準，由于 AMBA總線的開放性和其本身的高性能，以及由于 ARM處理器的廣泛應用，AMBA已成為 SOC設計中使用最廣泛的總線標準。 ? 目前 AMBA 總線規(guī)范的版本為 ，它定義了三組不同的總線： A