【文章內(nèi)容簡介】 ? = BDADBCACBDADBCACBDADBCAC ???????? amp。amp。amp。amp。amp。ABCD. F .... 【題 227】 用或非門實(shí)現(xiàn)題 226 中的邏輯函數(shù)。 （ 1） F ABC? = CBAABC ??? 1111≥ABCF .... （ 2） F AB CD?? = DCBACDAB ????? 111ABC..1D.1≥1 F.... （ 3） ( )( )F A B C D? ? ? = BDADBCACBDADBCACBDADBCAC ???????? 14 ）（）（）（）（））（）（）（（ DBDACBCADBDACBCA ????????????? 111ABC..1D.1≥F..1≥1≥1≥1≥... 第 3 章習(xí)題與參考答案 【題 31】 試畫出 74HC 與 74LS 系列邏輯門電路的輸出邏輯電平與輸入邏輯電平示意圖。 解： 74HC 系列（ 5V）： 74LS 系列： 15 V V0VVOLVILVIHVtVOHGND5V VCC5V CMOS.. VOL VIL VIH V Vt VOH0V GND5V VCC5V LS. 【題 32】 某邏輯門的輸入低電平信號(hào)范圍為 ?3～ ?12 V，輸入高電平范圍為 3～ 12 V。若該邏輯門的輸入電壓值為 ?5 V、 ?8 V、 +5 V、 +8 V，對于正邏輯約定，這些電壓值各代表什么邏輯值？若是采用負(fù)邏輯約定，這些電壓值各代表什么邏輯值？ 解：－ 5V、－ 8V 代表邏輯 0； +5V、 +8V 代表邏輯 1 若是復(fù)邏輯：－ 5V、－ 8V 代表邏輯 1； +5V、 +8V 代表邏輯 0 【題 33】 CMOS 非門電路采用什么類型的 MOS 管？ 解：采用一個(gè) PMOS 管和一個(gè) NMOS 管。 【題 34】 試確定圖題 34 所示的 MOS 管中，哪些是導(dǎo)通的？哪些是截止的？ 圖題 34 解：（ a）通；（ b）通；（ c）通；（ d）通 【題 35】 試分析圖題 35 所示 MOS 電路的邏輯功能，寫出 Y 端的邏輯函數(shù)式，并畫出邏輯 圖。 16 圖題 35 解： A B C D Y 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 DCBDCAY ?? A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 17 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 DCBAY ??? 【題 36】 請查閱 74HC04 手冊，確定該器件在 V電源時(shí)的高電平與低電平噪聲容限。 解：查手冊 74HC04， VCC= 時(shí)： VIHmin=， VILmax= 20μ A負(fù)載電流時(shí)： VOHmin=， VOLmax= VNL= VILmax－ VOLmax=－ = VNH= VOHmin－ VIHmin==－ = 4mA 負(fù)載電流時(shí)： VOHmin=， VOLmax= VNL= VILmax－ VOLmax=－ = VNH= VOHmin－ VIHmin==－ = 【題 37】 某門電路的輸出電流值為負(fù)數(shù)，請確定該電流是拉電流還是灌電流。 解：流出芯片的電流為負(fù)數(shù)，因此為拉電流。 【題 38】 請查閱 74HC04 手冊，確定該器件在拉電流 4 mA 負(fù)載時(shí)，可否保持 VOHmin 4V（ VCC=）。 解：可以保持 VOH4V，因?yàn)?VOHmin= 【題 39】 請查閱 74HC04 手冊，確定該器件在灌電流 4 mA 負(fù)載時(shí)，可否保持 VOLmax （ VCC=）。 解：可以保持 VOL，因?yàn)?VOLmax=。 【題 310】 請查閱 74HC04 手冊，確定該器件在驅(qū)動(dòng) 74HC00 時(shí)的高電平與低電平扇出系數(shù)。 解：若輸出高電平為 時(shí)，高電平扇出系數(shù) NH=IOHmax/IIH= 若扇出低電平為 時(shí)，低電平扇出系數(shù) NL=IOLmax/IIL=【題 311】 查閱商業(yè)溫度范圍的 74HC00 芯片手冊，回答如下問題： （ 1）電源電壓范圍； （ 2）輸 出高電平電壓范圍； （ 3）輸出低電平電壓范圍； 18 （ 4）輸入高電平電壓范圍 （ 5）輸入低電平電壓范圍； （ 6）該芯片的靜態(tài)電源電流； （ 7）典型傳播延遲時(shí)間； （ 8）扇出系數(shù)。 解：（ 1）電源電壓范圍 2~6V （ 2）輸出高電平范圍：當(dāng) IOH≤ 20μ A時(shí)：（ Vcc－ ） ~Vcc 當(dāng) Vcc=3V、 |IOH|≤ 時(shí)： ~3V 當(dāng) Vcc=、 |IOH|≤ 4mA 時(shí)： ~ 當(dāng) Vcc=6V、 |IOH|≤ 時(shí)： ~6V （ 3）輸出低電平范圍：當(dāng) IOL≤ 20μ A 時(shí)： GND+ 當(dāng) Vcc=3V、 |IOL|≤ 時(shí)： 0V~ 當(dāng) Vcc=、 |IOL|≤ 4mA 時(shí)： 0V~ 當(dāng) Vcc=6V、 |IOL|≤ 時(shí)： 0V~ （ 4）輸入高電平電壓范圍 當(dāng) Vcc=2V 時(shí)， ~2V 當(dāng) Vcc=3V 時(shí)， ~3V 當(dāng) Vcc= 時(shí)， ~ 當(dāng) Vcc=6V 時(shí)， ~6V （ 5）輸入低電平電壓范圍； 當(dāng) Vcc=2V 時(shí)， 0V~ 當(dāng) Vcc=3V 時(shí)， 0V~ 當(dāng) Vcc= 時(shí)， 0V~ 當(dāng) Vcc=6V 時(shí)， 0V~ （ 6）該芯片的靜態(tài)電源電流； 6V 時(shí)： 2μ A/每封裝 （ 7）典型傳播延遲時(shí)間； Vcc=2V 時(shí)， tPHL= tPLH=75ns； Vcc=3V 時(shí)， tPHL= tPLH=30ns； Vcc= 時(shí)， tPHL= tPLH=15ns； Vcc=2V 時(shí)， tPHL= tPLH=13ns； （ 8）扇出系數(shù)。 如果保證輸出電流小于 20μ A 時(shí)輸出高低電平，則由于輸入漏電流為177。 1μ A，因此有扇出系 數(shù)為 20。 【題 312】 請敘述 CMOS 數(shù)字電路輸入端不能懸空的原因。 解：因?yàn)?CMOS 電路的輸入端具有非常高的輸入阻抗，容易受到干擾，一旦受到干擾后，會(huì)使輸出電平發(fā)生轉(zhuǎn)換，產(chǎn)生功耗，因此輸入端不能懸空，應(yīng)該連接確定的邏輯電平。 【題 313】 去耦電容的安裝位置與芯片電源引腳之間的距離有何關(guān)系？ 解：去耦電容的作用是消除芯片動(dòng)作對電源電流的影響，或是消除電源電壓波動(dòng)對芯片的 19 影響，因此越接近芯片的電源引腳越好。 【題 314】 門電路有哪兩個(gè)重要時(shí)間參數(shù)？各有何意義？ 解：一個(gè)是輸出瞬變時(shí)間，門電路 的輸出從一個(gè)狀態(tài)向另外一個(gè)狀態(tài)轉(zhuǎn)換需要的過渡時(shí)間。 另外一個(gè)是傳輸延遲時(shí)間，是輸入信號(hào)變化到輸出信號(hào)變化之間需要的時(shí)間。 【題 315】 某 CMOS 開漏輸出門驅(qū)動(dòng)發(fā)光二極管，若電源電壓為 5V，發(fā)光二極管電流為 5mA，發(fā)光管壓降為 ，試計(jì)算上拉電阻值。 解：忽略開漏輸出門的管壓降，上拉電阻 R≈（ ） /5= 【題 316】 試判斷圖題 316 中哪個(gè)三極管是導(dǎo)通或是截止的。 圖題 316 解：（ a）導(dǎo)通；（ b）截止；（ c）導(dǎo)通；（ d）截止 【題 317】 請查閱 74LS00 手冊 ，確定該門的高電平與低電平噪聲容限。 解：查手冊 74LS00， VCC=5V 時(shí)： VIHmin=2V， VILmax= 400μ A拉電流時(shí)： VOHmin=； 8mA 灌電流時(shí)， VOLmax= 低電平噪聲容限： VNL= VILmax－ VOLmax=－ = 高電平噪聲容限： VNH= VOHmin－ VIHmin==－ 2V= 【題 318】 請回答 TTL 電路的灌電流能力強(qiáng)還是拉電流能力強(qiáng)？ 解：灌電流能力為 8mA，拉電流能力為 ，因此灌電流能力強(qiáng)。 【題 319】 試計(jì)算 74LS 系列門驅(qū)動(dòng) 74LS 系列門時(shí)的扇