【文章內(nèi)容簡介】 ）所示。圖題 （b）所示 CMOS 電路， EN =0 時，T P 2 導通，或非門打開，T P1 和T N 1 構(gòu)成反相器正常工作，L=A；當 EN =1 時，T P 2 截止，或非門輸出低電平，使T N 1 截止，輸出端處于高阻狀態(tài)，該電路是低電平使能三態(tài)緩沖器，（b）所示。 同理可以分析圖題 （c ）和圖題 （d ）所示的 CMOS 電路，它們分別為高 電平使能三態(tài)緩沖器和低電平使能三態(tài)非門 ，（c ）和圖題（d）所示。AL00101010高阻11（a）AL00001110高阻11高阻（b）ENAL00高阻01高阻100111（cAL00101010高阻11高阻（d） 為什么說 TTL 與非門的輸入端在以下四種接法下，都屬于邏輯 1 ：（1）輸入端懸空； （2）輸入端接高于 2V 的電源；（3）；（4）輸入端 接 10kΩ的電阻到地。解：（1）參見教材圖 電路，當輸入端懸空時，T1 管的集電結(jié)處于正偏，Vcc 作用于 T 1 的集電結(jié)和 T 2 ， T 3 管的發(fā)射結(jié)，使 T 2 ， T 3 飽和，使 T2 管的集電極電 位Vc2=VcE s2+VBE3=+=，而 T 4 管若要導通 VB2=Vc2≥VBE4+VD=+=，故 T4截止。又因 T3 飽和導通，故與非門輸出為低電平，由上分析，與非門輸入懸空時相當于輸 入邏輯 1。（2）當與非門輸入端接高于 2V 的電源時，若 T 1 管的發(fā)射結(jié)導通，則 VBE1≥0 .5V，T 1 管的 基極電位 VB ≥2+ C1=。而 VB1≥2 .1V 時，將會使 T1 的集電結(jié)處于正偏，T 2，T 3 處于飽 和狀態(tài)，使 T 4 截止，與非門輸出為低電平。故與非門輸出端接高于 2V 的電源時，相當于輸入邏輯 1。（3 ）與非門的輸入端接同類與非門的輸出高電平 輸出時，若 T 1 管導通， 則VB1=+=。而若 VB1 時，將使 T 1 的集電結(jié)正偏，T 2 ，T 3 處于飽和狀態(tài)，這時 VB1 被鉗位在 2 .4V，即 T 1 的發(fā)射結(jié)不可能處于導通狀態(tài)，而是處于反偏截止。由（1）（2）， 當 VB1≥2 .1V，與非門輸出為低電平。（4 ）與非門輸入端接 10kΩ的電阻到地時，教材圖 的與非門輸入端相當于解 圖所示。這時輸入電壓為 VI =(VccV BE)=10（5 ）／（10+4）=。若 T1 導通，則 VBI=+ VBE=+= V。但 VBI 是個不可能大于 的。當 VBI= 時，將使T 1 管的集電結(jié)正偏， T 2 ，T 3 處于飽和，使 VBI 被鉗位在 2 .1V，因此，當 RI =10k Ω時，T 1 將處于截止狀態(tài)，由（ 1 ）這時相當于輸入端輸入高電平。 設有一個 74LS04 反相器驅(qū)動兩個 74ALS04 反相器和四個 74LS04 反相器。（1）問驅(qū)動門是否超載？（ 2）若超載，試提出一改進方案；若未超載，問還可增加幾個 74LS04 門？解：（1）根據(jù)題意，74LS04 為驅(qū)動門，同時它有時負載門，負載門中還有74LS04。 從主教材附錄 A 查出 74LS04 和 74ALS04 的參數(shù)如下（不考慮符號）74LS04： IOL(max) =8mA, I OH (max) =。 IIH (max) =.4 個 74LS04 的輸入電流為：4 I IL(max) =4 =,4 I IH (max) =4 =2 個 74ALS04 的輸入電流為：2 IIL(max) =2 =,2 I IH (max) =2 =。1 （a）所示，74LS04 總的拉電流為兩部分，即4 個 74ALS04 的高電平輸入電流的最大值 4 I IH (max) = 電流之和 為+= 74LS04 能提供 的拉電流，并不超載。2 （b）所示，+=.而 74LS04 能提供 8mA 的灌電流，也未超載。（2）從上面分析計算可知，74LS04 所驅(qū)動的兩類負載無論書灌電流還是拉電流均未超 圖題 所示為集電極門 74LS03 驅(qū)動 5 個 CMOS 邏輯門，已知 OC 門輸管截止時的漏電流=；負載門的參數(shù)為：=4V,=1V,==1A試計算上拉電阻的值。從主教材附錄 A 查得 74LS03 的參數(shù)為：VOH (min) =，VOL(max) =， I OL(max) = 式（）形式（）可以計算出上拉電阻的值。（a）所示，74LS03 輸出為低電平，)I ILtotal(=5 I IL =5 =, 有V VOLDD ? (max)4)(5?VR p (min) ==≈ ?()?I ILtotal)IOL((max) ?mA拉電流情況如圖題解 （b）所示，74LS03 輸出為高電平，I) IHtotal( =5 I IH =5 =由于VOH (min) VIH (min) 為了保證負載門的輸入高電平，取VOH (min) =4V 有VoHV DD ?(min)4)(5?VR P (max) ===?()?I) ( I)OLIHto(tal+mA綜上所述， R P 的取值范圍為 ? ～ ? 設計一發(fā)光二極管(LED)驅(qū)動電路,設 LED 的參數(shù)為VF =, I D =。若VCC =5V,當 LED 發(fā)亮時,電路的輸出為低電平,選出集成門電路的型號,并畫出電路圖.解: 設驅(qū)動電路如圖題解 所示 , 選用 74LSO4 作為驅(qū)動器件 , 它的輸出低電平電流I OL(max) =8mA, VOL (max) =,電路中的限流電阻OLVVVF?CC ?(max) ?2(.?5)vR==≈ 444ΩI D第四章 組合邏輯 習題解答4．1．2 組合邏輯電路及輸入波形（）如圖題 所示，試寫出輸出端的邏輯表達式 并畫出輸出波形。解：由邏輯電路寫出邏輯表達式= B+ALB= e首先將輸入波形分段，然后逐段畫出輸出波形。當 信號相同時，輸出為1，不同時，輸出為 0，得到輸出波形。如圖所示4．2．1 試用 2 輸入與非門設計一個 3 輸入的組合邏輯電路。當輸入的二進制碼小于 3 時， 輸出為 0；輸入大于等于 3 時，輸出為 1。解： 根據(jù)組合邏輯的設計過程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡 得到最簡與或式，然后根據(jù)要求對表達式進行變換，畫出邏輯圖1） 設入變量為 輸出變量為 L，根據(jù)題意列真值表ABCL000000100100011110011011110111112） 由卡諾圖化簡，經(jīng)過變換得到邏輯表達式=BCAL+= *3） 用 2 輸入與非門實現(xiàn)上述邏輯表達式4．2．7 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當滿足以 下條件時表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用 2 輸入與非門設計該表決電路。解： 1）設一位教練和三位球迷分別用A 和 表示，并且這些輸入變量為1 時表示同 意，為 0 時表示不同意，輸出 L 表示表決結(jié)果。L 為 1 時表示同意判罰，為 0 時表示不同意。 由此列出真值表輸入輸出ABCDL0