畢業(yè)論文：基于pt100溫度傳感器課設(編輯修改稿)
2024-12-22 18:42 本頁面
【文章內容簡介】 的輸出為 2V～ 5V TLC 只能轉換 5V 這樣 12 位的 AD 轉換器的分辨率則大于題目的要求 01 因此我們必須將 100 歐姆以下的值通過偏置的方法將其減掉然后通過增加放大倍數(shù)來盡量提高分辨率這里我們設計的偏置電路同樣見下圖 24 所示這里設計的首級放大器的倍數(shù)是 20 倍而后級放大則為 4 倍合計的放大倍數(shù)為 80倍這樣就完全滿足設計分辨率的要求 5 圖 24 放大電路 在我們所測控的信號中均是連續(xù)變化的物理量通常需要用計算機對這些信號進行處理則需要將其轉換成數(shù)字量 AD 轉換器就是為了將連續(xù)變化的模擬量轉換成計算機能接受的數(shù)字量根據(jù) AD轉換器的工作原理常用的 AD轉換器可分為兩種雙積分式 AD 轉換器和逐次逼近式 AD 轉換器 雙積分 AD轉換器工作原理雙積分 AD轉換器采用間接測量的方法它將被測電壓轉換成時間常數(shù) T 雙積分 AD 轉換器由電子開關積分器比較器計數(shù)器和控制邏輯等部分組成 所謂雙積分就是進行一次 AD轉換需要兩次積分電路先對被測的輸入電壓 Vx進行固定時間 T0 的正向積分然后控制邏輯將積分器的輸入端通過電子開關接參考電壓 Vr 由于參考電壓與輸入電壓反向且參考電壓值是恒定的所以反向積分的斜率是固定的從反向積分開始到結束對參考電壓進行反向積分的時間 T 正比于輸入電壓輸入電壓越大反向積分時間越長用高頻標準脈 沖計數(shù)測此時間即可得到相應于輸入電壓的數(shù)字量特點可以有效的消除干擾和電源噪聲轉換精度高但是轉換速度慢 逐次逼近型 AD 轉換器工作原理逐次逼近型 AD 轉換器由 DA 轉換環(huán)節(jié)比較環(huán)節(jié)和控制邏輯等幾部分組成 其轉換原理為 AD轉換器將一待轉換的模擬輸入電壓 Ui與一個預先設定的電壓 Ui 預定的電壓由逐次逼近型 AD 轉換器中的 DA 輸出獲得電壓相比較根據(jù)預設的電壓 Ui 是大于還是小于待轉換成的模擬輸入電壓 Uin 來決定當前轉換的數(shù)字量是 0 還是 1 據(jù)此逐位比較以便使轉換結果相應的數(shù)字量逐漸與模擬輸入電壓相對應的數(shù)字量接近 在本設計系 統(tǒng)中為了將模擬量溫度轉換成數(shù)字量采用德州儀器公司生產的12 位開關電容型逐次逼近模數(shù)轉換器 TLC2543 它具有三個控制輸入端采用簡單的 3 線 SPI 串行接口可方便地與微機進行連接是 12 位數(shù)據(jù)采集系統(tǒng)的最佳選擇器件之一 TLC2543 與外圍電路的連線簡單三個控制輸入端為 CS 片選 輸入輸出時鐘 IOCLOCK 以及串行數(shù)據(jù)輸入端 DATAINPUT 片內的 14 通道多路器可以選擇 11 個輸入中的任何一個或 3 個內部自測試電壓中的一個采樣－保持是自動的轉換結束 EOC 輸出變高 TLC2543 的主要特性 1 11 個模擬輸入通道 2 66ksps 的采樣速率 3 最大轉換時間為 10μ s 4 SPI 串行接口 5 線性度誤差最大為177。 1LSB 6 低供電電流 1mA 典型值 7 掉電模式電流為 4μ ATLC2543 的引腳排列如圖所示 圖 25 TLC2543 的引腳 AIN0～ AIN10模擬輸入端由內部多路器選擇對 41MHz 的 IOCLOCK驅動源阻抗必須小于或等于 50Ω CS片選端 CS由高到低變化將復位內部計數(shù)器并控制和使能 DATAOUTDATAINPUT 和 IOCLOCKCS 由低到高的變化將在一個設置時間內禁止DATAINPUT 和 IOCLOCK DATAINPUT 串行數(shù)據(jù)輸入端串行數(shù)據(jù)以 MSB 為前導并在 IOCLOCK的前 4個上升沿移入 4位地址用來選擇下一個要轉換的模擬輸入信號或測試電壓之后 IOCLOCK將余下的幾位依次輸入 DATAOUTAD轉換結果三態(tài)輸出端在 CS 為高時該引腳處于高阻狀態(tài)當 CS 為低時該引腳由前一次轉換結果的MSB 值置成相應的邏輯電平 EOC 轉換結束端在最后的 IOCLOCK 下降沿之后 EOC 由高電平變?yōu)榈碗娖讲⒈３值睫D換完成及數(shù)據(jù)準備 傳輸 VCCGND 電源正端地 REF＋ REF－正負基準電壓端通常 REF＋接VCCREF－接 GND最大輸入電壓范圍取決于兩端電壓差 IOCLOCK時鐘輸入輸出端 TLC2543 每次轉換和數(shù)據(jù)傳送使用 16 個時鐘周期且在每次傳送周期之間插入 CS的時序根據(jù) TLC2543時序圖可以看出在 TLC2543的 CS變低時開始轉換和傳送過程 IOCLOCK的前 8個上升沿將 8個輸入數(shù)據(jù)位鍵入輸入數(shù)據(jù)寄存器同時它將前一次轉換的數(shù)據(jù)的其余 11 位移出 DATAOUT 端在 IOCLOCK 下降沿時數(shù)據(jù)變化當CS 為高時 IOCLOCK 和 DATAINPUT 被禁止 DATAOUT 為高阻態(tài) TLC2543 與單片機的連接 圖 26 TLC2543 電路 DS1302是美國 DALLAS公司推出的一種高性能低功耗帶 RAM的實時時鐘電路它可以對年月日周日時分秒進行計時具有閏年補償功能工作電壓為 25V～ 55V 采用三線接口與 CPU 進行同步通信并可采用突發(fā)方式一次傳送多個字節(jié)的時鐘信號或 RAM 數(shù)據(jù) DS1302 內部有一個 31 8 的用于臨時性存放數(shù)據(jù)的 RAM 寄存器DS1302 是 DS1202 的升級產品與 DS1202 兼容但增加了主電源后背電源雙電源引腳同時提供了對后背電源進行 涓細電流充電的能力本設計中采用 DS1302 時鐘芯片產生時鐘信號通過單片機進行處理控制并顯示出實時的時間可以用于對溫度進行實時的數(shù)據(jù)采集 引腳功能及結構 DS1302 的引腳排列其中 Vcc1 為后備電源 VCC2 為主電源在主電源關閉的情況下也能保持時鐘的連續(xù)運行 DS1302 由 Vcc1 或 Vcc2 兩者中的較大者供電當Vcc2大于 Vcc1＋ 02V 時 Vcc2 給 DS1302供電當 Vcc2小于 Vcc1時 DS1302 由 Vcc1供電 X1 和 X2 是振蕩源外接 32768kHz 晶振 RST 是復位片選線通過把 RST 輸入驅動置高電平來啟動所有 的數(shù)據(jù)傳送 RST輸入有兩種功能首先 RST接通控制邏輯允許地址命令序列送入移位寄存器其次 RST 提供終止單字節(jié)或多字節(jié)數(shù)
環(huán)評公示相關推薦
鄂ICP備17016276號-1