【文章內(nèi)容簡介】 VHDL 的主要特點(diǎn)： （ 1） 作為硬件描述語言的第一個(gè)國際標(biāo)準(zhǔn)， VHDL 具有很強(qiáng)的可移植性。 （ 2） 具有豐富的模擬仿真語句和庫函數(shù)，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，因而能將 設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前，在大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性。 （ 3） 設(shè)計(jì)層次較高，用于較復(fù)雜的計(jì)算時(shí)，能盡早發(fā)現(xiàn)存在的問題，從而縮短設(shè)計(jì)周期。 （ 4） VHDL 的設(shè)計(jì)不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。 （ 5） 支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用。 （ 6） 對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合 《 基于 VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn) 》 第 6 頁 共 25 頁 和優(yōu)化，并自動(dòng)地把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 （ 7） VHDL 用源代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)，靈活又方便，同時(shí)也便于設(shè)計(jì)結(jié)果的交流、保存和重用。 VHDL 的 開發(fā)流程： （ 1） 文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的 HDL 編輯環(huán)境。通常 VHDL 文件保存為 .vhd 文件 。 （ 2） 功能仿真：將文件調(diào)入 HDL 仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對(duì)簡單的設(shè)計(jì)可以跳過這一步，只在布線完成以后，進(jìn)行時(shí)序仿真） 。 （ 3） 邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡的布爾表達(dá)式和信號(hào)的連接關(guān)系。邏輯綜合軟件會(huì)生成 .edf（ edif）的 EDA 工業(yè)標(biāo)準(zhǔn)文件。 （ 4） 布局布線：將 .edf 文件調(diào)入 PLD 廠家提供的 軟件中進(jìn)行布線，即把設(shè)計(jì)好的邏輯安放到 PLD/FPGA 內(nèi) 。 （ 5） 編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中 。 《 基于 VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn) 》 第 7 頁 共 25 頁 3 數(shù)字電子鐘的設(shè)計(jì)方案 系統(tǒng)總體設(shè)計(jì) 系統(tǒng)的工作原理：振蕩器產(chǎn)生穩(wěn)定的分頻脈沖信號(hào)，作為數(shù)字鐘的時(shí)間基準(zhǔn)，然后經(jīng)過分頻器輸出標(biāo)準(zhǔn)秒脈沖。秒計(jì)數(shù)器滿 60 分向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿 60 后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按照“ 24 翻 1”規(guī)律計(jì)數(shù)。計(jì)數(shù)器的輸出分別由譯碼器送顯示器顯示。計(jì)時(shí)出現(xiàn)誤差時(shí)，可以用校時(shí)電路校時(shí)、校分。數(shù)字電子鐘的電路組成方框圖片如 圖 : 圖 硬件電路的設(shè)計(jì) 如圖 所示 ，以 74LS161 作為控制部件。 47LS161 被接成十進(jìn)制計(jì)數(shù)器，其置數(shù)輸入端 A、 B、 C、 D（ 3腳 4腳 5 腳 6 腳）接低電平， LD、 EP、 ET（ 9腳 10腳 7 腳）接高電平，秒脈沖由 CP（ 2腳）端輸入。計(jì)數(shù)器的輸出端 QA、 QB、 QC、QD（ 14 腳 13腳 12 腳 11 腳）接譯碼電路 CD4511 的輸入端 D、 C、 B、 A。 用 74LS290 做一個(gè)七進(jìn)制的加法計(jì)數(shù)器，將時(shí)的十位的進(jìn)位脈沖接到顯示星期的 74LS290 的輸入脈沖就可以了。 硬件電路圖如下 : 《 基于 VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn) 》 第 8 頁 共 25 頁 圖 硬件電路圖 軟件電路的設(shè)計(jì) 考慮到實(shí)用性，在該電子鐘的設(shè)計(jì)中修改定時(shí)或調(diào)整時(shí)間時(shí)采用了閃爍。在編程上，首先進(jìn)行了初始化定義了程序的入口地址以及中斷的入口地址，在主程序的開始定義了一組固定單元用來存儲(chǔ)計(jì)數(shù)的秒，分，時(shí)等。在顯示程序段中主要進(jìn)行了閃爍的處理，采用定時(shí)器中斷置標(biāo)志位，再與位選相互結(jié)合的方法來控制調(diào)時(shí)或定時(shí)中的閃爍。時(shí)、分、秒的顯示則是用了軟件譯碼 (查表 )的方式，再用了一段固定的程序段進(jìn)行進(jìn)制轉(zhuǎn)化。初始化之后，用中斷方式對(duì)其計(jì)數(shù)，計(jì)數(shù)的同時(shí)采用了定時(shí)器比較的方法，比較當(dāng)前計(jì)數(shù)時(shí)間與定時(shí)時(shí)間是否相等，若相等 則將鬧鈴標(biāo)志位置數(shù)。為了避免響鈴影響顯示定時(shí)，選時(shí)或調(diào)時(shí)程序段。對(duì)當(dāng)前時(shí)間或定時(shí)時(shí)間修改后又返回到最初的顯示程序段，如此循環(huán)下去。程序流程圖如圖 所示。 74LS48 時(shí)鐘基 準(zhǔn) 74LS290 晶體振蕩器 LED 數(shù)碼管 74LS161 《 基于 VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn) 》 第 9 頁 共 25 頁 圖 程序流程圖 各模塊原理及程序 （ 1） 秒脈沖發(fā)生器 秒脈沖發(fā)生器是數(shù)字鐘的重要部分，它的精度穩(wěn)定度決定了數(shù)字鐘的質(zhì)量，通常用晶體振蕩器發(fā)生的脈沖經(jīng)過整形、分頻獲得 1Hz 的秒脈沖。如晶振為32768Hz，通過 15 次二分頻后可獲得 1Hz 的脈沖輸出。（本 設(shè)計(jì) 中實(shí)驗(yàn)箱上已經(jīng)有 1hz 脈沖）。按鍵由琴鍵或撥碼開關(guān)發(fā)出脈沖或電平信號(hào)，控制整個(gè)系統(tǒng)工作。 原理圖如 圖 所示 : 響鈴 結(jié)束 顯示 初始化 T F 讀鍵 有無鬧鐘？ 是否為調(diào)時(shí)、定時(shí)？ 開始 T T 定時(shí) F F 調(diào)時(shí) T F 調(diào)時(shí)？ 是否修改？ 《 基于 VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn) 》 第 10 頁 共 25 頁 圖 其程序代碼如下 : ORG 0000H AJMP MAIN ORG 000BH AJMP TIME ORG 0300H MAIN: mov 20h,00h MOV 21H,00H MOV 22H,00H MOV 23H,00H MOV IP,02H 。IP,IE 初始化 MOV IE,82H MOV TMOD,01H 。設(shè)定定時(shí)器工作方式 ? MOV TL0,0B0H MOV TH0,3CH SETB TR0 。啟動(dòng)定時(shí) ? 《 基于 VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn) 》 第 11 頁 共 25 頁 MOV SP,40H 。重設(shè)堆棧指針 NEXT: LCALL DISP 。調(diào)用顯示子程序 ? LCALL KEY 。調(diào)用按鍵檢測子程序 JZ NEXT 。 LCALL ANKEY 。調(diào)用按鍵處理子程序 SJMP NEXT 。重新循環(huán) NOP NOP NOP （ 2）可調(diào)時(shí)鐘模塊 有了時(shí)間標(biāo)準(zhǔn)“秒”信號(hào)后，就可以根據(jù) 60秒為 1 分、 60分為 1 小時(shí)、 24小時(shí)為 1 天的計(jì)數(shù)周期，分別組成兩個(gè)六十進(jìn)制 (秒、分 )、一個(gè)二十四進(jìn)制 (時(shí) )的計(jì)數(shù)器。將這些計(jì)數(shù)器適當(dāng)連接，就可以構(gòu)成秒、分、時(shí)的計(jì)數(shù)，實(shí)現(xiàn)計(jì)時(shí)功能。其程序流程圖如 圖 所示 。 （ 3） 74LS161 構(gòu)成秒、分的六十進(jìn)制計(jì)數(shù)器 數(shù)字鐘的“秒”、“分”信號(hào)產(chǎn)生電路都是由六十進(jìn)制計(jì)數(shù)器構(gòu)成，“時(shí)”信號(hào)產(chǎn)生電路為二十四進(jìn)制計(jì)數(shù)器。它們都可以用兩個(gè)“可予制四位 二進(jìn)制異步清除”計(jì)數(shù)器來實(shí)現(xiàn)。利用 74LS161 芯片的預(yù)置數(shù)功能，也可以構(gòu)成不同進(jìn)制的計(jì)數(shù)器。因?yàn)橐黄?74LS16