【文章內(nèi)容簡(jiǎn)介】 字電子鐘 掌握數(shù)字電子鐘的設(shè)計(jì)、組裝與調(diào)試方法； 熟悉集成電路的使用方法。（1）cc40192（6片）（2）cc4011（6片）（3）74LS2O（2片）（4）共陰七段顯示器（6片）（5）電阻、電容、導(dǎo)線等（若干）數(shù)字電子鐘設(shè)計(jì)報(bào)告數(shù)字電子鐘的邏輯框圖如圖34所示。它由555集成芯片構(gòu)成的振蕩電路、分頻器、計(jì)數(shù)器、顯示器和校時(shí)電路組成。555集成芯片構(gòu)成的振蕩電路產(chǎn)生的信號(hào)經(jīng)過(guò)分頻器作為秒脈沖，秒脈沖送入計(jì)數(shù)器，計(jì)數(shù)結(jié)果通過(guò)“時(shí)”、“分”、“秒”譯碼器顯示時(shí)間。圖3參數(shù)計(jì)算和器件選擇（一）計(jì)數(shù)器秒脈沖信號(hào)經(jīng)過(guò)6級(jí)計(jì)數(shù)器，分別得到“秒”個(gè)位、十位、“分”個(gè)位、十位以及“時(shí)”個(gè)位、十位的計(jì)時(shí)?！懊搿薄胺帧庇?jì)數(shù)器為六十進(jìn)制，小時(shí)為二十四進(jìn)制。（1）六十進(jìn)制計(jì)數(shù)由分頻器來(lái)的秒脈沖信號(hào)，首先送到“秒”計(jì)數(shù)器進(jìn)行累加計(jì)數(shù)，秒計(jì)數(shù)器應(yīng)完成一分鐘之內(nèi)秒數(shù)目的累加，并達(dá)到60秒時(shí)產(chǎn)生一個(gè)進(jìn)位信號(hào)，所以，選用兩片cc40192和一片cc4011組成六十進(jìn)制計(jì)數(shù)器，來(lái)實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。其中，“秒”十位是六進(jìn)制，“秒”個(gè)位是十進(jìn)制。如圖3431所示。數(shù)字電子鐘設(shè)計(jì)報(bào)告圖3431所示（60進(jìn)制計(jì)數(shù)構(gòu)造）（2）二十四進(jìn)制計(jì)數(shù)“12翻1”小時(shí)計(jì)數(shù)器是按照“01——02——03——??——22——23——00——01——02——??”規(guī)律計(jì)數(shù)的，這與日常生活中的計(jì)時(shí)規(guī)律相同。在此實(shí)驗(yàn)中，它是由兩片cc40192和一片cc4011構(gòu)造成的同步二十四計(jì)數(shù)器，利用異步清零端實(shí)現(xiàn)起從23——00的翻轉(zhuǎn)，其中“24”為過(guò)渡狀態(tài)不顯示。其中，“時(shí)”十位是3進(jìn)制，“時(shí)”個(gè)位是十進(jìn)制。 數(shù)字電子鐘設(shè)計(jì)報(bào)告如圖3432所示.（二）顯示器本系統(tǒng)用七段發(fā)光二極管來(lái)顯示譯碼器輸出的數(shù)字，顯示器有兩種：共陽(yáng)極顯示器或共陰極顯示器。74LS48譯碼器對(duì)應(yīng)的顯示器是共陰極顯示器。（三）校時(shí)電路當(dāng)數(shù)字鐘走時(shí)出現(xiàn)誤差時(shí)，需要校正時(shí)間。校時(shí)電路實(shí)現(xiàn)對(duì)“時(shí)”“分”“秒”的校準(zhǔn)。在電路中設(shè)有正常計(jì)時(shí)和校對(duì)位置。本實(shí)驗(yàn)實(shí)現(xiàn)“時(shí)”“分”的校對(duì)。對(duì)校時(shí)的要求是，在小時(shí)校正時(shí)不影響分和秒的正常計(jì)數(shù)；在分校正時(shí)不影響秒和小時(shí)的正常計(jì)數(shù)。需要注意的時(shí)，校時(shí)電路是由與非門構(gòu)成的組合邏輯電路，開關(guān)S1或S2為“0”或“1”時(shí)，可能會(huì)產(chǎn)生抖動(dòng)，為防止這一情況的發(fā)生我在原本接校時(shí)脈沖的端口接到了實(shí)驗(yàn)裝置的“單次脈沖”端口，這樣既時(shí)限內(nèi)了防抖動(dòng)，又可以利用手動(dòng)操作來(lái)完成校時(shí)。數(shù)字電子鐘設(shè)計(jì)報(bào)告校時(shí)電路圖（四）整點(diǎn)報(bào)時(shí)電路數(shù)字鐘整點(diǎn)報(bào)時(shí)是最基本的功能之一。實(shí)驗(yàn)要求的是在離整點(diǎn)差10秒時(shí)，每隔一秒鳴叫一次，每次持續(xù)時(shí)間為一秒，共響5次，前4次為低音500Hz，最后一聲為高音1000Hz。整點(diǎn)報(bào)時(shí)電路如圖6所示。整點(diǎn)報(bào)時(shí)電路主要由控制門電路和音響電路兩部分組成?？刂崎T電路部分：由11個(gè)與非門組成。圖中與非門的輸入信號(hào)QQQQ分別表示“分十位”、“分個(gè)位”、“秒十位”、“秒個(gè)位”的狀態(tài)，下標(biāo)中的D、C、B、A分別表示組成計(jì)數(shù)器的四個(gè)觸發(fā)器的狀態(tài)。由上圖可以看出： Y1=QC4*QA4*QD3*QA3 Y2=Y1*QC2*QA 2（即QC4QA4=101）、分個(gè)位為9（即QD3QA3=1001）、秒十 以上二式表示當(dāng)分十位為5位為5（即QC2QA2=101）時(shí)，即59分50秒時(shí)發(fā)出控制信號(hào)。根據(jù)設(shè)計(jì)要求，數(shù)字鐘電路要求在59分51秒、53秒、55秒、59秒時(shí)各鳴叫一次。當(dāng)計(jì)數(shù)器達(dá)到59分50秒時(shí)，分、秒計(jì)數(shù)器的狀態(tài)為：QD4QC4QB4QA4=0101（分十位）QD3QC3QB3QA3=1001（分個(gè)位）QD2QC2QB2QA2=0101（秒十位）QD1QC1QB1QA1=0000（秒個(gè)位）前四聲計(jì)數(shù)器狀態(tài)發(fā)生在59分51秒至59分58秒之間。因此，只有秒個(gè)位的狀態(tài)發(fā)生變化，而其他計(jì)數(shù)器的狀態(tài)無(wú)需變化，所以可保持不變。數(shù)字電子鐘設(shè)計(jì)報(bào)告此時(shí) QC4=QA4=QD3=QA3=QC2=QA2=1不變，將它們相與即得Y2。而51秒、53秒、55秒、57，59秒時(shí)的秒計(jì)數(shù)器個(gè)位狀態(tài)分別為QD1QC1QB1QA1=0001（51秒）QD1QC1QB1QA1=0011（53秒）QD1QC1QB1QA1=0101（55秒）QD1QC1QB1QA1=0111（57秒）并根據(jù)需要，前四聲為低，則接如500Hz的脈沖信號(hào)。最后一聲的各計(jì)數(shù)器狀態(tài)分別如下：QD4QC4QB4QA4=0000（分十位）QD3QC3QB3QA3=0000（分個(gè)位）QD2QC2QB2QA2=0000（秒十位）QD1QC1QB1QA1=0000（秒個(gè)位）即只須將分進(jìn)位信號(hào)和1KHz的脈沖信號(hào)接入即可。如圖424所示如圖424所示（圖中報(bào)警器用指示燈來(lái)表示）數(shù)字電子鐘設(shè)計(jì)報(bào)告由圖中所示的數(shù)字中系統(tǒng)組成框圖按照信號(hào)的流向分級(jí)安裝，逐級(jí)級(jí)聯(lián)。這里的每一級(jí)是指組成數(shù)字中的各個(gè)功能電路。級(jí)聯(lián)時(shí)如果出現(xiàn)時(shí)序配合不同步，或劍鋒脈沖干擾，引起的邏輯混亂，可以增加多級(jí)邏輯門來(lái)延時(shí)。如果顯示字符變化很快，模糊不清，可能是由于電源電流的跳變引起的，可在集成電路器件的電源端Vcc加退藕濾波電容。通過(guò)運(yùn)用數(shù)字集成電路設(shè)計(jì)的24小時(shí)制的數(shù)字電子時(shí)鐘，經(jīng)過(guò)試驗(yàn)，成功實(shí)現(xiàn)了一下基本功能：，以數(shù)字形式顯示時(shí)、分、秒的時(shí)間。，并分別在51秒、53秒、55秒、57秒、59秒實(shí)現(xiàn)了“四短一長(zhǎng)”的報(bào)時(shí)效果。，且能驚醒校正時(shí)間（通過(guò)開關(guān)調(diào)時(shí)、分）。通過(guò)這次數(shù)字電子鐘的課程設(shè)計(jì)，我們才把學(xué)到的東西與實(shí)踐相結(jié)合。從中對(duì)我們學(xué)的知識(shí)有了更進(jìn)一步的理解，而且更進(jìn)一步地熟悉了芯片的結(jié)構(gòu)及掌握了各芯片的工作原理和其具體的使用方法。也鍛煉了自己獨(dú)立思考問(wèn)題的能力和通過(guò)查看相關(guān)資料來(lái)解決問(wèn)題的習(xí)慣。雖然這只是一次簡(jiǎn)單的課程設(shè)計(jì)，但通過(guò)這次課程設(shè)計(jì)我們了解了課程設(shè)計(jì)的一般步驟，和設(shè)計(jì)中應(yīng)注意的問(wèn)題。設(shè)計(jì)本身并不是有很重要的意義，而是同學(xué)們對(duì)待問(wèn)題時(shí)的態(tài)度和處理事情的能力。各個(gè)芯片能夠完成什么樣的功能，使用芯片時(shí)應(yīng)該注意那些要點(diǎn)。同一個(gè)電路可以用那些芯片實(shí)現(xiàn)，各個(gè)芯片實(shí)現(xiàn)同一個(gè)功能的區(qū)別。另外，我還漸漸熟悉了mutisim這個(gè)仿真軟件的各個(gè)功能，讓我體會(huì)到了期中的樂(lè)趣，還在電腦制作文檔的過(guò)程中，使我對(duì)辦公軟件有了更進(jìn)一步的了解和掌握。參考文獻(xiàn) 清華大學(xué)出版社 （修訂版）清華大學(xué)出版社 北京交通大學(xué)出版社 電子工業(yè)出版社：清華大學(xué)出版社，第四篇：電子鐘——合肥工業(yè)大學(xué)數(shù)字邏輯課程設(shè)計(jì)報(bào)告一）設(shè)計(jì)題目:電子鐘二）設(shè)計(jì)任務(wù)和基本要求:、分、秒； (清零)； ；，能夠修改時(shí)、分、秒的值； ，整點(diǎn)時(shí)喇叭鳴叫。三）所用主要器件和設(shè)備:TDS 系列數(shù)字電路實(shí)驗(yàn)系統(tǒng)ISP 系統(tǒng)可編程器件以及《數(shù)字邏輯》課程實(shí)驗(yàn)所用部分中、小規(guī)模集成電路等PC 計(jì)算機(jī)ISP1032E 可編程邏輯器件以及數(shù)據(jù)選擇器、觸發(fā)器、移位寄存器、計(jì)數(shù)器及基本門電路等在Windows平臺(tái)上運(yùn)行的ispLEVER 編程軟件四）設(shè)計(jì)思想:數(shù)字鐘電路的基本結(jié)構(gòu)由兩個(gè) 60 進(jìn)制計(jì)數(shù)器和一個(gè)24 進(jìn)制計(jì)數(shù)器組成，分別對(duì)秒、分、小時(shí)進(jìn)行計(jì)時(shí)，當(dāng)計(jì)時(shí)到23 時(shí)59 分59 秒時(shí)，再來(lái)一個(gè)計(jì)數(shù)脈沖，則計(jì)數(shù)器清零，重新開始計(jì)時(shí)。當(dāng)數(shù)字鐘處于計(jì)時(shí)狀態(tài)時(shí)，秒計(jì)數(shù)器的進(jìn)位輸出信號(hào)作為分鐘計(jì)數(shù)器的計(jì)數(shù)信號(hào)，分鐘計(jì)數(shù)器的進(jìn)位輸出信號(hào)又作為小時(shí)計(jì)數(shù)器的計(jì)數(shù)信號(hào)時(shí)、分、秒的計(jì)時(shí)結(jié)果通過(guò)6 個(gè)數(shù)碼管來(lái)動(dòng)態(tài)顯示。數(shù)字鐘除了能夠正常計(jì)時(shí)外，還應(yīng)能夠?qū)r(shí)間進(jìn)行調(diào)整。因此，通過(guò)模式選擇信號(hào)MODMOD2 控制數(shù)字鐘的工作狀態(tài)，即控制數(shù)字鐘，使其分別工作于正常計(jì)時(shí)，調(diào)整分、時(shí)和設(shè)定分、時(shí)5 個(gè)狀態(tài)。當(dāng)數(shù)字鐘處于計(jì)時(shí)狀態(tài)時(shí)，3 個(gè)計(jì)數(shù)器允許計(jì)數(shù)，且秒、分、時(shí)計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘信號(hào)分別為CLK,秒的進(jìn)位, 分的進(jìn)位。當(dāng)數(shù)字鐘處于調(diào)整時(shí)間狀態(tài)時(shí)，被調(diào)的分或時(shí)會(huì)一秒一秒地增加；當(dāng)數(shù)字鐘處于定時(shí)狀態(tài)時(shí)，可以設(shè)定小時(shí)和分；當(dāng)計(jì)時(shí)到所設(shè)定的時(shí)刻時(shí)，會(huì)響鬧鐘五）設(shè)計(jì)步驟及程序:pause是暫停鍵，當(dāng)暫停時(shí)set1與set2分別控制調(diào)節(jié)為時(shí)還是為分或是為秒。exam提供一個(gè)模擬上升沿，hh，hl，mh，ml，sh，sl分別控制小時(shí)高位，低位，分鐘高位，分鐘低位，秒高位，低位。thh，thl，tmh，tml，tsh，tsl分別表示時(shí)分秒變化的中間變量。alarm表示鬧鐘是否報(bào)時(shí)library ieee。use 。use 。entity clock is port（clk:in std_logic。clr:in std_logic。pause:in std_logic。set1:in std_logic。set2:in std_logic。clk1:in std_logic。alarm:out std_logic。hh,hl,mh,ml,sh,sl:out std_logic_vector(3 downto 0))。end clock。architecture behavioral of clock is signal count:integer range 0to 1000。signal thh,thl,tml,tmh,tsh,tsl:std_logic_vector(3 downto 0)。signal exam:in