ch8pld(編輯修改稿)
2025-01-18 03:29 本頁面
【文章內容簡介】 擦除的 CMOS（ E2CMOS）工藝制造，可反復多次編程 GAL采用 可編程的輸出邏輯宏單元 OLMC（Output Logic Macro Cell）， 輸出組態(tài)靈活，具有很強的通用性 GAL具有加密功能二、 GAL的電路結構 GAL器件有 GAL16V8和 GAL22V10兩種系列，它們的結構基本相同 32*64位的可編程與邏輯陣列 8個輸出邏輯宏單元 (OLMC)， 8個三態(tài)輸出緩沖器和 8個反饋 /輸入緩沖器 16個輸入變量， 64行表示有 64個乘積項，共有 2048個可編程點 “ 或 ” 邏輯陣列的 8個或門分別包含于 8個 OLMC中，每一個 OLMC固定連接 8個乘積項，不可編程三、 GAL的輸出邏輯宏單元（ OLMC） ，有 8個輸入端，固定接收來自 “ 與 ” 邏輯陣列的輸出，或門輸出端只能實現不大于 8個乘積項的與 或邏輯函數； XOR（ n)信號控制的異或門，完成極性選擇，當 XOR（ n)=0時，異或門輸出與輸入（或門輸出）同相，當 XOR（ n）=1時，異或門輸出與輸入反相 ?器 OMUX、乘積項數據選擇器 PTMUX、三態(tài)數據選擇器 TSMUX和反饋數據選擇器 FMUX，它們在控制信號 AC（ 0）和 AC1（ n）的作用下，可實現不同的輸出電路結構形式。 四、 OLMC的五種工作模式 OLMC在 SYN， AC(0)， AC1(n)的控制下，可以重新組態(tài)，即可以工作在五種不同模式下：專用輸入模式專用組合輸出模式帶反饋的組合輸出模式時序邏輯的組合輸出模式寄存器輸出模式SYN為 0或 1用以決定被組態(tài)的 OLMC是時序或組合邏輯電路， AC(0)， AC1(n)用以控制 OLMC的電路結構， AC(0)是所有 OLMC共用的，而 AC1（ n）則是每 OLMC個單獨具有的。1） SYN=1， AC(0)=0， AC1(n)=1時， OLMC（ n）的電路結構為 專用輸入模式（ 101） 模式。此時輸出三態(tài)緩沖器為禁止態(tài)而使相應的 I/O端不能作輸出只能作輸入端使用，并且該輸入信號需經鄰級 OLMC的 FMUX反饋回 “ 與 ” 邏輯陣列輸入。2） SYN=1， AC（ 0） =0， AC1(n)=0時， OLMC（ n）的電路結構為 專用組合輸出模式 （ 100）。此時輸出三態(tài)緩沖器處于工作狀態(tài)，輸出始終允許，異或門的輸出經 OMUX送到三態(tài)緩沖器。 XOR（ n)=0時輸出的組合邏輯函數為低電平有效，當 XOR（ n)=1時為高電平有效。當相鄰 OLMC的 AC1（ m)也為 0時， FMUX接地，沒有反饋信號，相應的 I/O端只能作純組
環(huán)評公示相關推薦
鄂ICP備17016276號-1