【文章內(nèi)容簡(jiǎn)介】 備可以映射到 32 位地址空間的任何地方。換句話說(shuō)， CPU（ 或其他的總線控制器 ） 有多達(dá) 4GB 的可尋址存儲(chǔ)器范圍。 （ 4）同步接口 所有的 Avalon 信號(hào)和 Avalon 總線時(shí)鐘同步，這使相應(yīng)的 Avalon 交換結(jié)構(gòu)總線時(shí)間性能簡(jiǎn)單化，便于高速外圍設(shè)備的集成。 （ 5）嵌入的地址譯碼 SOPC Builder 創(chuàng)建的 Avalon 交換結(jié)構(gòu)總線自動(dòng)地為所有外圍設(shè)備 （ 甚至用戶自定義外圍設(shè)備 ） 形成片選信號(hào)，這可極大地簡(jiǎn)化基于 Nios 處理器系統(tǒng)的設(shè)計(jì)。 14 分離 的地址和數(shù)據(jù)通路為片內(nèi)用戶邏輯提供了一個(gè)極其容易的連接，用戶自定義外圍設(shè)備不需要數(shù)據(jù)和地址總線周期譯碼。 （ 6）帶延遲的讀寫(xiě)傳輸 Avalon 交換結(jié)構(gòu)總線可以完成帶延遲的讀寫(xiě)操作，這種延遲傳輸是很有用的。這是因?yàn)?，控制器可以先發(fā)出讀寫(xiě)請(qǐng)求，在執(zhí)行一個(gè)無(wú)關(guān)的任務(wù)后接收數(shù)據(jù)。這項(xiàng)特性對(duì)發(fā)送多個(gè)讀寫(xiě)請(qǐng)求到一個(gè)已知延遲的從屬設(shè)備也非常有用。 例如，這對(duì)在連續(xù)的地址內(nèi)同時(shí)進(jìn)行取指令操作和 DMA 傳輸非常有好處。在這種情況下， CPU 或 DMA控制器可以預(yù)取預(yù)定的數(shù)據(jù)，以減少同步存儲(chǔ)器的平均存取延遲。 （ 7）數(shù)據(jù)流處理 帶 Avalon 交換矩陣的數(shù)據(jù)流處理在數(shù)據(jù)流控制器和數(shù)據(jù)流從屬設(shè)備之間建立一個(gè)開(kāi)放的通道，以完成連續(xù)的數(shù)據(jù)傳送。這些通道允許數(shù)據(jù)在控制器和從屬設(shè)備對(duì)之間流動(dòng)。控制器不必連續(xù)地讀取從屬設(shè)備中的狀態(tài)寄存器來(lái)決定從屬設(shè)備是否可以發(fā)送或接收數(shù)據(jù)。 數(shù)據(jù)流處理在控制器和從屬設(shè)備對(duì)之間獲得最大的數(shù)據(jù)吞吐量，并避免在從屬設(shè)備上出現(xiàn)數(shù)據(jù)溢出。這對(duì) DMA 傳輸尤其有用。 （ 8）動(dòng)態(tài)的外圍設(shè)備接口大小 動(dòng)態(tài)的總線大小允許 Nios 開(kāi)發(fā)者使用低成本的窄的存儲(chǔ)器件，這些存儲(chǔ)器件可以和 Nios CPU 的總線大小不匹配。例如， 32 位數(shù)據(jù)總線的系 統(tǒng)可以容易地集成 8 位閃速存儲(chǔ)器器件。在這樣的系統(tǒng)中，如果必要的話，動(dòng)態(tài)的總線大小調(diào)整邏輯自動(dòng)地執(zhí)行多總線周期，以便從窄的外圍設(shè)備中取出寬的數(shù)據(jù)值。 SOPC Builder自動(dòng)地添加完成大小調(diào)整和定位調(diào)整所需要的專用邏輯。 15 第 2 章 Nios 嵌入式系統(tǒng)開(kāi)發(fā)板整體分析 系統(tǒng) 設(shè)計(jì)目標(biāo) 以 Altera 公司的 Cyclone 系列的 FPGA— EP1C6 為核心， 在其外圍擴(kuò)展 FLASH、 SRAM、 A/D、 D/A、鍵盤(pán)、 LED 顯示、 LCD 顯示、 串口通信 、 VGA 接口、 PS2 接口、 USB 接口 等器件，使其成為一個(gè)完整的嵌 入式開(kāi)發(fā)系統(tǒng)， 系統(tǒng) 要盡量 采用模塊化設(shè)計(jì)，各個(gè)模塊之間可以自由組合 。 系統(tǒng)設(shè)計(jì) 原理 系統(tǒng)設(shè)計(jì)原理框圖如下圖 21 所示。 圖 21 系統(tǒng)設(shè)計(jì)原理框圖 當(dāng)開(kāi)發(fā)板加電時(shí)，開(kāi)發(fā)板上的配置邏輯使用保存在串行配置器件 EPCS1中的硬件配置數(shù)據(jù)配置 Cyclone，器件配置完成后 Cyclone 中的 Nios 處理器開(kāi)始工作，執(zhí)行 Flash 中的啟動(dòng)代碼程序，然后 Flash 中的用戶程序加載到 SRAM 中執(zhí)行。 系統(tǒng)提供 、 穩(wěn)定電壓，支持 JTAG 下載口配置 FPGA，通過(guò)兩個(gè)歐式 396 插座引出剩余用戶I/O 口 、 FPGA 鎖相環(huán)輸出、 穩(wěn)定電源和多個(gè)接地引腳等。 系統(tǒng)設(shè)計(jì)時(shí)，在器件的每一電源引腳上都并接 ， ， 三個(gè)濾波電容，不僅濾除低頻干擾信號(hào)，而且有效的消除了高頻干擾，保證了系統(tǒng)能夠穩(wěn)定可靠的工作。 系統(tǒng)布線 時(shí)充分考慮到 PCB 布局對(duì)信號(hào)傳輸?shù)挠绊?，盡量使所有的地址線到達(dá) FPGA 的距離接近，避免 16 高頻信號(hào)傳輸過(guò)程中的相位變化引起誤判，數(shù)據(jù)線的布局也遵循同樣的原則。最終，用兩層板實(shí)現(xiàn)了一般四層板的功能，不僅面積合適、工作穩(wěn)定，而且降低了開(kāi)發(fā)板成本。 與主開(kāi)發(fā)板配套使用的，還有另一 塊底板，底板可以看作是一個(gè)載體，在其上不僅留出了主開(kāi)發(fā)板的接口，而且留出了 A/D、 D/A、 LCD 和鍵盤(pán)等模塊的接口，這些?？旒床寮从茫浜现鏖_(kāi)發(fā)板工作，使其能夠完成復(fù)雜的 EDA 設(shè)計(jì)。 主板和底板的配合使用見(jiàn)圖 22 所示。 圖 22 開(kāi)發(fā)板組合結(jié)構(gòu)圖 開(kāi)發(fā)板組件與理論分析 Nios 嵌入式系統(tǒng) 開(kāi)發(fā)板為開(kāi)發(fā)嵌入式系統(tǒng)提供硬件平臺(tái)， 本畢設(shè) 這次使用 的 FPGA 為 Cyclone 系列的EP1C6Q240C8，其具有 5980 個(gè)邏輯單元和 234kbits 的片內(nèi)存儲(chǔ)器。另外，開(kāi)發(fā)板上有 Cyclone 器件專用的串行 配置器件（ EPCS1）及其 JTAG 插座。 默認(rèn)參考設(shè)計(jì)提供從主計(jì)算機(jī)向開(kāi)發(fā)板下載新的用戶定義硬件和軟件配置數(shù)據(jù)的功能，下載可以使用串行電纜、 JTAG 電纜等。 GERMS 監(jiān)控程序（ Altera 提供的 Nios 處理器監(jiān)控程序）通過(guò) RS232 串行口進(jìn)行控制。 Nios 開(kāi)發(fā)板具有如下組件： ? Cyclone EP1C6Q240C8 器件 ? 8MBit Flash ? 256kByte SRAM ? 兩個(gè) RS232 DB9 串行口 ? 兩個(gè) 擴(kuò)展插座，一共包括 92 個(gè) Cyclone 用戶 I/O 引腳 ? 八個(gè)連接到 Cyclone 用戶 I/O 引 腳的發(fā)光二極管 ? 四個(gè)連接到 Cyclone 用戶 I/O 引腳的按鈕開(kāi)關(guān) ? EPCS1 串行配置器件 ? 用 Altera 下載電纜連接 Cyclone 器件的 JTAG 插座 ? 50MHz 振蕩器和零偏移時(shí)鐘分配電路 ? 加電復(fù)位電路 當(dāng)開(kāi)發(fā)板加電時(shí)，開(kāi)發(fā)板上的配置邏輯使用保存在串行配置器件 EPCS1 中的硬件配置數(shù)據(jù)配置 Cyclone，器件配置完成后 Cyclone 中的 Nios 處理器開(kāi)始工作，執(zhí)行 Flash 中的啟動(dòng)代碼程序。 Nios 開(kāi)發(fā)板的組件簡(jiǎn)單介紹如下。 （ 1） Cyclone EP1C6Q240C8 器件 17 本 Nios 開(kāi)發(fā)板上的 FPGA 是 240 腳 FBGA 封裝的 Cyclone EP1C6Q240C8 器件 ,其特性如下表 21 所示。 表 21 Cyclone EP1C6Q240C8 器件特性 特性 數(shù)目 邏輯單元數(shù) 5980 M4K RAM 塊數(shù) 20 總 RAM 位數(shù) 92160 鎖相環(huán)個(gè)數(shù) 2 用戶 I/O 引腳數(shù) 185 Cyclone 器件有兩種配置方法： ? 使用運(yùn)行在主機(jī)算計(jì)上的 QuartusⅡ軟件，通過(guò)連接到 JTAG 插座的 Altera 下載電纜直接配置Cyclone 器件 ? 通過(guò)主動(dòng)串行配置器件 EPCS1/EPCS4 配置 Cyclone 器件 （ 2） Flash 存儲(chǔ)器件 Nios 上用的 Flash 為 8MBit 的存儲(chǔ)器件 AM29LV800B，它用于兩個(gè)目的： ? 在 FPGA 器件上實(shí)現(xiàn)的 Nios 嵌入式處理器可以使用 Flash 存儲(chǔ)器作為通用只讀存儲(chǔ)器和非易失性存儲(chǔ)器 ? Flash 存儲(chǔ)器可以保存 FPGA 配置數(shù)據(jù)，配置數(shù)據(jù)在加電時(shí)通過(guò)配置控制器裝入 FPGA 器件 Nios 參考設(shè)計(jì)的硬件配置數(shù)據(jù)預(yù)存在 Flash 存儲(chǔ)器中，參考設(shè)計(jì)的硬件配置數(shù)據(jù)裝入后，其中的監(jiān)控程序可以將文件下載到 Flash 存儲(chǔ)器， Nios 嵌入式處理器軟件包括擦寫(xiě) Flash 存儲(chǔ)器的程序。 Flash 存儲(chǔ)器與 SRAM 共用地址和數(shù)據(jù)總線。 （ 3）雙 SRAM 器件 Nios 開(kāi)發(fā)板上有兩個(gè) 64k 16 位的異步 SRAM 器件 IDT71V016S，它們和 FPGA 器件相連作為 Nios 嵌入式處理器的通用存儲(chǔ)器使用，兩個(gè) 16 位器件可以構(gòu)成 32 位存儲(chǔ)器，預(yù)裝的 Nios 參考設(shè)計(jì)把 SRAM 器件作為連續(xù)的 128k 16 位零等待主存儲(chǔ)器。 SRAM 和 Flash 存儲(chǔ)器共用地址和數(shù)據(jù)總線。 （ 4） RS232 串行口插座 Nios 開(kāi)發(fā)板上有兩個(gè)標(biāo)準(zhǔn)的 9 針串行口插座，用連接到串行口的標(biāo)準(zhǔn) 9 針串行電纜實(shí)現(xiàn)與主計(jì)算機(jī)的串行通信。開(kāi)發(fā)板上的兩個(gè)串行口一個(gè)用來(lái) 調(diào)試，另一個(gè)用來(lái)提供給用戶使用，兩個(gè)串行口以相同的方式連接到 FPGA， Nios 處理器系統(tǒng)可以將任何一個(gè)串行口用于任何目的，不受原理圖上標(biāo)記的限制。 兩個(gè) FPGA 邏輯端口能夠傳送所有的 RS232 信號(hào)，設(shè)計(jì)時(shí)可以只使用需要的信號(hào)，例如 RXD（接收數(shù)據(jù)）和 TXD（發(fā)送數(shù)據(jù)）。當(dāng)發(fā)送或接收數(shù)據(jù)時(shí) RXD 和 TXD 信號(hào)的發(fā)光二極管給出相應(yīng)的指示。 （ 5）擴(kuò)展插座 在 Nios 開(kāi)發(fā)板上有兩個(gè) 96 針的歐式插座 396 作為 FPGA 用戶 I/O 引腳的擴(kuò)展插座。 兩個(gè)插座包含以下引腳： ? 96 個(gè)用戶 I/O 引腳，全部連接到 FPGA 器件的用 戶 I/O 引腳，每個(gè)信號(hào)與擴(kuò)展插座之間有一個(gè) 33歐姆以實(shí)現(xiàn)隔離和電平保護(hù) ? 經(jīng)過(guò)緩沖的零偏移 FPGA 鎖相環(huán) PLL 輸出 ? 電源引腳 ? 5V 電源引腳 ? 多個(gè)地引腳 （ 6）發(fā)光二極管 Nios 開(kāi)發(fā)板上有八個(gè)發(fā)光二極管 LED1— LED8，其直接連接到 FPGA 的 I/O 引腳上，當(dāng) FPGA 引腳輸出高電平時(shí)對(duì)應(yīng)的發(fā)光二極管亮。 （ 7）按鈕開(kāi)關(guān) Nios 開(kāi)發(fā)板上有五個(gè)按鈕開(kāi)關(guān)，其中四個(gè)為普通按鍵開(kāi)關(guān)，每個(gè)開(kāi)關(guān)一端通過(guò)下拉電阻接地，同時(shí)這一 18 端還要通過(guò)帶史密特觸發(fā)的反向器連接到 FPGA 的通用 I/O 引腳，以實(shí)現(xiàn)消抖功能，另一端直接接 電源，當(dāng)開(kāi)關(guān)按下時(shí) FPGA 引腳輸入高電平。 另一個(gè)位是復(fù)位開(kāi)關(guān)，用于系統(tǒng)的全局復(fù)位，按下時(shí)輸入低電平。 （ 8）串行配置器件 串行配置器件是具有串行接口的 Flash 存儲(chǔ)器件，可以存儲(chǔ) Cyclone 器件的配置數(shù)據(jù)并在上電或重新配置時(shí)將配置數(shù)據(jù)重新裝入到 Cyclone 器件。 利用 Cyclone 器件新的數(shù)據(jù)壓縮特性，設(shè)計(jì)者可以使用較小的串行配置器件配置大的 Cyclone 器件 ,串行配置器件不能級(jí)連。 SOPC Builder 主動(dòng)串行存儲(chǔ)器接口組件允許微處理器系統(tǒng)訪問(wèn)串行配置存儲(chǔ)器。 （ 9）電源電路 Nios 開(kāi) 發(fā)板可以用 5V 未穩(wěn)壓的電壓源，板上電源電路產(chǎn)生 、 穩(wěn)定電源。 電源用于所有 Cyclone 器件 I/O 引腳的電源，也用于 FLASH 和 SRAM 等 供電的器件。 電源只用做 Cyclone 器件核心的電源，不用于任何插座。 （ 10） JTAG 連接 JTAG 插座直接與 Cyclone 器件的專用 JTAG 引腳相聯(lián)（ TCK、 TDI、 TDO 和 TMS）， Quartus 軟件可以通過(guò) ByteBlasterⅡ下載電纜用新的硬件映像直接配置 Cyclone 器件， Nios 嵌入式處理器調(diào)試程序也可以通過(guò)連接到插座的 電纜訪問(wèn) Nios 片內(nèi)調(diào)試模塊 OCI。 開(kāi)發(fā)板 電路設(shè)計(jì) 原理圖 與 PCB 布線圖 原理圖如下圖 23 所示。 圖 23 Nios 嵌入式開(kāi)發(fā)板原理圖 印制電路板 PCB 圖如下圖 24 所示。 19 圖 24 印制電路板 PCB 圖 20 第 3 章 Nios 嵌入式系統(tǒng)開(kāi)發(fā)板硬件開(kāi)發(fā) 硬件開(kāi)發(fā)環(huán)境概述 Nios 開(kāi)發(fā)板為開(kāi)發(fā)嵌入式系統(tǒng)提供硬件平臺(tái) ， Nios 開(kāi)發(fā)板具有如下組件： Cyclone EP1C6Q240C8 器件、8MBit Flash、 256kByte SRAM、兩個(gè) RS232 DB9 串行口、兩個(gè) 擴(kuò)展插座，一共包括 92 個(gè) Cyclone 用戶 I/O 引腳、八個(gè)連接到 Cyclone 用戶 I/O 引腳的發(fā)光二極管、四個(gè)連接到 Cyclone 用戶 I/O 引腳的按鈕開(kāi)關(guān)、EPCS1 串行配置器件、用 Altera 下載電纜連接 Cyclone 器件的 JTAG 插座、 50MHz 振蕩器和零偏移時(shí)鐘分配電路和加電復(fù)位電路等。下面詳細(xì)的介紹主要組件。 FPGA： EP1C6QC240C8 的特性和電路設(shè)計(jì) Cyclone 器件是基于 、 、全銅 SRAM 工序，多達(dá) 20200 個(gè)邏輯單元（ LE）和 288KB SRAM的 FPGA 器件，具有時(shí)鐘鎖相環(huán)路（ PLL）、連接 DDR SDRAM 的雙數(shù)據(jù)速率（ DDR）接口和快速環(huán)路RAM(FCRAM)內(nèi)存需求，支持不同的 I/O 標(biāo)準(zhǔn)，包含數(shù)據(jù)速率達(dá) 311Mb/s 的 LVDS 和 66MHz 32 位外 設(shè)組件互連（ PCI）接口。 特性和封裝 Cyclone 器件具有如下特性，如表 31 所示。 ? 2910— 20200 個(gè)邏輯單元（ LE） ? 多達(dá) 294912 位 RAM(36864B) ? 支持低成本串行配置器件（ EPCS1 或 EPCS4）配置 ? 支持 LVTTL、 LVCMOS、 SSTL2 和 SSTL3I/O 標(biāo)準(zhǔn) ? 支持 66MHz 32 位 PCI 標(biāo)準(zhǔn)和高速（ 311Mb/s） LVDS ? 兩個(gè) PLL 提供時(shí)鐘倍頻和相移 ? 多達(dá)八個(gè)全局時(shí)鐘線，每個(gè)邏輯塊陣列（ LAB）可用六個(gè)時(shí)鐘源 ? 支持 DDR SDRAM(133MHz)、 FCRAM 和單數(shù)據(jù)速率 (SDR)SDRAM ? 支持知識(shí)產(chǎn)權(quán) (IP)核，包含 Altera MegaCore 函數(shù)和 AMPP mega 函數(shù) 表 3