【文章內容簡介】 166。 30 000 006 31 40 存和數(shù) 地 址 總 線 ABUS JMP 21 數(shù) 據 總 線 DBUS MDR JMP 21 IR 指令 譯碼器 操作控制器 時序產生器 時鐘 狀態(tài) 反饋 指令寄存器 MAR … 微操作控制信號 算術邏輯單元 累加器 程序計數(shù)器 地址寄存器 數(shù)據緩沖 寄存器 存 儲 器 CPU ② ① 圖 JMP指令 的執(zhí)行階段 用方框圖語言表示指令周期 PC→AR→ABUS DBUS→DR→IR PC+1 開始 RD 譯碼或測試 IR(AR)→ AR IR(AR)→ AR IR(AR)→ PC 0→ AC CLA ADD STA JMP NOP AR→ ABUS DBUS→ DR DR→ ALU ALU→ AC AR→ ABUS AC→ DR DR→DBUS RD WE 例 1(P166):下圖所示為雙總線結構機器的數(shù)據通路 ,M為主存 (受 R/W信號控制 ),IR為指令寄存器 , AR為地址寄存器 ,DR為數(shù)據緩沖寄存器 ,PC為程序計數(shù)器 (具有自加功能 ),ALU由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。另外，線上標注有小圈表示有控制信號，如 yi表示 y寄存器的輸入控制信號， R1o為寄存器R1的輸出控制信號，未標注字符的線為直通線，不受控制。 （ 1） ADD R2， R0的功能為（ R0） +（ R2） R0，畫出指令周期流程圖，并列出相應的微操作控制信號序列。 （ 2） SUB R1， R3的功能為（ R3） （ R1） R3，要求同上。 Ｂ總線 雙總線結構機器的數(shù)據通路 IRo IRi IR PC PCi PCo AR ARi R/W M DR DRi DRo R0 R1 R2 R3 yi xi X Y + _ G 控 制 器 Ａ總線 PC AR M→ DR DR→ IR （ R0） +（ R2） → R0 R0 →X R2→ Y （ R3） （ R1） → R3 R1 →X R3 →Y DR →IR M → DR PC → AR PCo， G， ARi R/W=R DRo， G， IRi R2o， G， Yi R0o， G， Xi +， G， R0i R3o， G， Yi R1o， G， Xi ， G， R3i 取 指 圖 加法和減法指令周期流程圖 PC+1→ PC PC+1→ PC +1 3題 ? 參見圖 。畫出存數(shù)指令“ STA R1，（ R2） ” 的指令周期流程圖，其含義是將寄存器 R1的內容傳送至（ R2）為地址的主存單元中。標出各微操作信號序列。 ? 參見圖 。畫出取數(shù)指令“ LDA （ R3）， R0”的指令周期流程圖，其含義是將（ R3）為地址的主存單元的內容取至寄存器 R0中，標出各微操作控制信號序列。 START PC→AR M→DR DR→IR DECODE R2→AR R1→DR DR→M R3→AR M→DR DR→R0 （取指部分略） PCo， G， ARi R/W*=R （ RD M） DRo， G， IRi R2o， G， ARi R1o， G， DRi 3題解答 …….. PC+1→ PC +1 時序（信號）產生器和（控制器的）時序控制方式 時序信號的作用和體制 作用 計算機的控制器必須提供一個時序系統(tǒng)，由它產生一組時序信號送到操作控制器，為每個微操作帶上時間標志，再輸出到全機，控制完成指令所規(guī)定的動作。 CPU執(zhí)行指令的過程就是 時序控制的過程 。 計算機中時序信號的體制 （ 1）計算機中的時序信號通常采用 “電位 —脈沖”制 。是由計算機中所使用的邏輯器件的特性決定的。 （ 2）三級時序系統(tǒng)和二級時序系統(tǒng) 三級時序系統(tǒng) ——硬布線控制器常采用。 （主）狀態(tài)周期電位 —節(jié)拍電位 —節(jié)拍（工作）脈沖 二級時序系統(tǒng) ——微程序控制器常采用。 節(jié)拍電位 —節(jié)拍脈沖 由于指令周期不作為時序的一級 ,下圖反映了 機器周期、時鐘周期、時鐘脈沖三級時序信 號的關系。 一個指令周期 機器周期（狀態(tài)周期電位） M1 M2 M3 時鐘周期 (節(jié)拍電位 ) T1 T2 T3 時鐘脈沖（工作脈沖） CLK 三級時序信號間的關系 時序系統(tǒng)的組成 主振 時鐘 發(fā)生器 啟動 暫停 周期狀態(tài) 觸發(fā)器 節(jié)拍 發(fā)生器 … M1 M2 … T1 T2 CLK 時序系統(tǒng)框圖 主振 :石英晶體震蕩器 ,產生頻率穩(wěn)定的主振信號 。 時鐘發(fā)生器 :將主振信號整形分頻后 ,得到時鐘脈沖信號 。 啟停控制電路 :控制時鐘脈沖的發(fā)與不發(fā) 。 節(jié)拍發(fā)生器 :通常由計數(shù)譯碼電路構成 ,按先后順序 ,循環(huán)發(fā)出若干節(jié)拍信號 .周期狀態(tài)觸發(fā)器的結構與其類似 . 時序控制方式 時序控制方式： 形成控制不同微操作序列的時序控制信號，可以有不同的方法，叫做控制器的控制方式，一般有三種方式。 同步控制方式 (集中控制方式 ,中央控制方式 ):對各項操作由統(tǒng)一的時序信號進行同步控制 .控制器產生統(tǒng)一的、順序固定的、周而復始的狀態(tài)周期電位、節(jié)拍電位和工作脈沖信號，用這些統(tǒng)一的時序信號 ,定時各種操作 . 特點 :時序關系簡單 ,但以犧牲速度為代價 . 注意 :前面所討論多級時序關系的層次均針對同步控制方式而言 . 異步控制方式 (分散控制方式 ,局部控制方式 ):每條指令、每個微操作需要多少時間就占用多少時間，不采用統(tǒng)一的周期和節(jié)拍，時間上的銜接通過應答通訊方式 (握手方式 )實現(xiàn) . 特點 :運行速度快 ,但時序控制電路比較復雜 . 聯(lián)合控制方式 :是同步控制與異步控制相結合 .即 :大部分指令按照同步方式執(zhí)行 ,小部分特殊指令 (微操作時間難以確定的指令 )采用異步控制方式 . 硬布線控制器 (Hardwired control unit) 與 PLA控制器 硬布線控制器 (組合邏輯控制器 )是由大量邏輯門電路和觸發(fā)器電路構成的非常復雜而龐大的樹形邏輯網絡 .核心為微操作產生部件 (控制單元 CU),以 組合邏輯 設計思想 ,布爾代數(shù) 為主要工具設計而成 . 硬布線控制器 的基本思想 :某一微操作控制信號是指令操作碼譯碼輸出、時序信號和狀態(tài)條件的邏輯函數(shù)，即用布爾代數(shù)寫出邏輯表達式，然后用門電路和觸發(fā)器等器件實現(xiàn)。 微 操作 =周期 節(jié)拍 脈沖 指令碼 其它條件 控制器發(fā)出的控制信號是空間和時間因素的函數(shù) ,前者是指操作在什么條件下進行 ,后者是指在什么時刻進行。 操作碼 地址碼 指令譯碼器 硬布線邏輯 (組合邏輯 ) … PC 周期狀態(tài) 觸發(fā)器 節(jié)拍 發(fā)生器 時鐘 發(fā)生器 … … 結果反饋信息 … M2 M3 T1 T4 CP IR 中斷 控制 邏輯 轉移地址 +1 RESET 中斷信號 微操作控制命令 (內部控制信號 及外部控制信號 ) 組合邏輯控制器總框圖 M1 I1 Im C1 C2 Cn 組合邏輯控制器的設計步驟 CPU的結構圖寫出每條指令的操作流程圖并分解成微操作序列 ,并綜合成一個總的流程圖 . . ,排出微操作時間表 . ,即 ,畫出組合邏輯電路 . 微 操作 =周期 節(jié)拍 脈沖 指令碼 其它條件 CLA 。清 AC ADD I D 。 I=0為直接尋址 ,即 (AC)+(D) AC I=1為間接尋址 ,即 (AC)+((D)) AC STA I D 。 I=0為直接尋址 ,即 (AC) D。I=1為間接尋址 ,即 (AC) (D) LDA I D 。 I=0為直接尋址 ,即 (D) AC。I=1為間接尋址 , 即 ((D)) AC JMP I D 。 I=0為直接尋址 ,即 (D) PC。 I=1為間接尋址 ,即 ((D)) PC 組合邏輯控制器的設計舉例 CPU結構框圖如下圖所示 ,設計以下幾條指令的組合邏輯控制器 . 以下指令均為單字長單地址指令 (16位 ),指令格式如下所示 : OP I D IR15 IR14 IR13 IR12 IR0 IR11 IR ALU 狀態(tài)寄存器 AC PC AR 指令譯碼器 控制單元 CU 存儲器 … 數(shù)據總線 +1 PC AR MREQ R/W DBUS AR DBUS PC C DR AC DR AC DR ALU IR DR DR IR IR(AR) DBUS + _ DBUS DR DR DBUS … IR(AR) OP … DBUS DR DBUS PC 內部控制信號 MREQ R/W 外部控制信號 (1) 根據 CPU結構框圖寫出指令的操作流程圖 ,如下圖所示 : I=1? I=1? I=1? I=1? 0 AC M AR M AR M DBUS DBUS PC PC AR M DR DR IR PC+1 PC PC AR MREQ,R, DBUS DR IR +1 CLA IR15IR14IR13=000 ADD 001 STA 010 LDA 011 JMP 100 IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS N Y M DR (AC)+(DR) AC N Y M AR AC DR DR M M DR DR AC N Y (IR12)=1 N Y (IR12)=1 (IR12)=1 (IR12)=1 (2)選同步控制方式 DBUS AR (3) 選二級時序 由于以上指令均是單字長單地址指令 ,所以安排三個機器周期 :取指周期 FETCH、取數(shù)周期 DOF、執(zhí)行周期 EXEC。每個機器周期安排四個節(jié)拍 T T T3和 T4，時序見下圖所示。 FETCH DOF EXEC T1 T3 T4 取指周期 取數(shù)周期 執(zhí)行周期 指令周期 CLK T2 （ 4）為微操作序列安排時序 I=1? I=1? I=1? I=1? C PC AR R,MREQ, +1 DBUS DR DR IR CLA ADD STA LDA JMP IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS N Y N Y AC DR N Y N Y (IR12)=1 (IR12)=1 FETCH T1 T2 T3 T4 R,MREQ DBU