【文章內(nèi)容簡介】 RAM。 鍵盤的數(shù)據(jù)格式為 ： 在傳感器矩陣方式和選通方式時，回送線 RL7~RL0的內(nèi)容被直接送往相應(yīng)的 FIFO RAM。輸入數(shù)據(jù)即為RL7~RL0。數(shù)據(jù)格式為 ： FIFO/傳感器 RAM是具有雙功能的 8 8 RAM ?在鍵盤或選通方式時 ，它作為 FIFO RAM，依先進先出的規(guī)則輸入或讀出，其狀態(tài)存放在FIFO/傳感器 RAM狀態(tài)寄存器中。只要 FIFO RAM不空，狀態(tài)邏輯將置中斷請求 IRQ=1； ?在傳感器矩陣方式， 作為傳感器 RAM，當(dāng)檢測出傳感器矩陣的開關(guān)狀態(tài)發(fā)生變化時，中斷請求信號 IRQ=1。在外部譯碼掃描方式時，可對 8 8矩陣開關(guān)的狀態(tài)進行掃描，在內(nèi)部譯碼掃描方式時，可對 4 8矩陣開關(guān)的狀態(tài)進行掃描。 顯示 RAM用來存儲顯示數(shù)據(jù)，容量是 16 8位 ?在顯示過程中，存儲的 顯示數(shù)據(jù) 輪流從顯示寄存器輸出。顯示寄存器輸出分成兩組，即OUTA0~OUTA3和 OUTB0~OUTB3，兩組可以單獨送數(shù)，也可以組成一個 8位的字節(jié)輸出，該輸出與位選掃描線 SL0~SL3配合就可以實現(xiàn)動態(tài)掃描顯示。 ?顯示地址寄存器 用來寄存 CPU讀 /寫顯示 RAM的地址，可以設(shè)置為每次讀出或?qū)懭牒笞詣舆f增。 8279的引腳定義 DB7~DB0為雙向外部數(shù)據(jù)總線 ； 為片選信號線，低電平有效； 和 為讀和寫選通信號線； IRQ為中斷請求輸出線。 RL7~RL0為鍵盤回送線。 SL3~SL0為掃描輸出線。 OUTB3~OUTB0、 OUTA3~OUTA0為顯示寄存器數(shù)據(jù)輸出線。 RESET為復(fù)位輸入線。 SHIFT為換檔鍵輸入線。 CNTL/STB為控制 /選通輸入線。 CLK為外部時鐘輸入線。 為顯示器消隱控制線 。 12345678910111213141516171819204039383736353433323130292827262524232221RL2RL3CLKIRQRL4RL5RL6RL7RESETRDWRDB0DB1DB2DB3DB4DB5DB6DB7GNDV CCRL1RL0CNTL/STBSHIFTSL3SL2SL1SL0OUTB0OUTB1OUTB2OUTB3OUTA0OUTA1OUTA2OUTA3BDCSA08279CSRD WRBD 8279的操作命令 一、顯示器和鍵盤方式設(shè)置命令 D7 D6 D5=000 是鍵盤 /顯示方式命令特征字。 D4 D3=DD 為顯示器方式設(shè)置位。 D2 D1 D0 =KKK 為鍵盤工作方式設(shè)置位。 8279 可外接 8位或 16位 LED 顯示器，顯示器的每一位對應(yīng)一個 8位的顯示器緩沖單元。 左端輸入 方式較為簡單，顯示緩沖器 RAM地址 0~15分別對應(yīng)于顯示器的 0位 (左 )~15位 (右 )。 CPU依次從 0地址或某一地址開始將段數(shù)據(jù)寫入顯示緩沖器。 右端輸入方式 是移位，輸入數(shù)據(jù)總是寫入右端的顯示緩沖器，數(shù)據(jù)寫入顯示緩沖器后，原來緩沖器的內(nèi)容左移一個字節(jié)。 ?內(nèi)部譯碼 的掃描方式時，掃描信號由SL3~SL0輸出，僅能提供 4選 1掃描線。 ?外部譯碼 工作方式時，內(nèi)部計數(shù)器作二進制計數(shù)， 4位二進制計數(shù)器的計數(shù)狀態(tài)從掃描線SL3~SL0輸出，并在外部進行譯碼?？蔀殒I盤/顯示器提供 16選 1掃描線。 ?雙鍵互鎖 工作方式時，鍵盤中同時有兩個以上的鍵被按下，任何一個鍵的編碼信息均不能進入 FIFO RAM，直至僅剩下一個鍵閉合時，該鍵的編碼信息方能進入 FIFO RAM。 ?N鍵輪回 工作方式時 , 如有多個鍵按下，鍵盤掃描能夠根據(jù)發(fā)現(xiàn)它們的順序，依次將它們的狀態(tài)送入 FIFO RAM。 ?傳感器矩陣 工作方式，是指片內(nèi)的去抖動邏輯被禁止掉，傳感器的開關(guān)狀態(tài)直接輸入到FIFO RAM中。因此，傳感器開關(guān)的閉合或斷開均可使 IRQ馬上為 1，向 CPU快速申請中斷。 二、時鐘編程命令 D7D6D5=001 為時鐘編程命令特征位。 8279的內(nèi)部定時信號是由外部輸入時鐘經(jīng)分頻后產(chǎn)生的，分頻系數(shù)由時鐘編程命令確定。D4~D0 用來設(shè)定對 CLK端輸入時鐘的分頻次數(shù) N， N=2~31。利用這條命令，可以將來自CLK引腳的外部輸入時鐘分頻，以取得100KHz的內(nèi)部時鐘信號。例如 CLK輸入時鐘頻率為 2MHz，獲得 100KHz的內(nèi)部時鐘信號，則需要 20分頻。 三、讀 FIFO /傳感器 RAM命令 D7D6D5=010 為該命令的特征位。 D2~D0（ AAA）為起始地址。 D4（ AI）為多次讀出時的地址自動增量標志， D3無用。在鍵掃描方式中， AIAAA均被忽略， CPU總是按先進先出的規(guī)律讀鍵輸入數(shù)據(jù)，直至輸入鍵全部讀出為止。在傳感器矩陣方式中，若 AI=1，則CPU從起始地址開始依次讀出，每讀出一個數(shù)據(jù)地址自動加 1； AI=0， CPU僅讀出一個單元的內(nèi)容。 四、讀顯示 RAM命令 D7D6D5=011為該命令的特征位。 D3~D0（ AAAA）用來尋址顯示 RAM的 16個存儲單元， AI為自動增量標志，若 AI=1，則每次讀出后地址自動加 1。 五、寫顯示 RAM命令 D7 D6 D5=100為該命令的特征位。 D4（ AI）為自動增量標志， D3~D0（ AAAA）為起始地址，數(shù)據(jù)寫入按左端輸入或右端輸入方式操作。若 AI=1，則每次寫入后地址自動加1，直至所有顯示 RAM全部寫完。 六、 顯示器寫禁止 /消隱命令 D7 D6 D5=101為該命令的特征位。該命令用以禁止寫 A組和 B組顯示 RAM。 在雙 4位顯示器使用時，即OUTA3~OUTA0和 OUTB3~OUTB0獨立地作為兩個半字節(jié)輸出時，可改寫顯示 RAM中的低半字節(jié)而不影響高半字節(jié)的狀態(tài)，反之亦可改寫高半字節(jié)而不影響低半字節(jié)。D D0位是消隱顯示器特征位，要消隱兩組顯示器，必須使之同時為 1，為 0時則恢復(fù)顯示。 七、清除命令 D7 D6 D5=110為該命令的特征位。 CPU將清除命令寫入 8279，使顯示緩沖器呈初態(tài)（暗碼），該命令同時也能清除輸入標志和中斷請求標志。 D4 D3 D2（ CDCDCD）用來設(shè)定清除顯示 RAM的方式。 D1（ CF） =1為清除 FIFO RAM的狀態(tài)標志， FIFO RAM被置成空狀態(tài)（無數(shù)據(jù)），并復(fù)位中斷請求線 IRQ時，傳感器 RAM的讀出地址也被置成 0。 D0（ CA）是總清的特征位，它兼有 CD和 CF 的聯(lián)合效用。當(dāng) CA =1時，對顯示 RAM的清除方式仍由 D3﹑ D2編碼確定。 八、結(jié)束中斷 /錯誤方式設(shè)置命令 D7 D6 D5=101為該命令的特征位。此命令用來結(jié)束傳感器 RAM的中斷請求。 D4（ E） =0 為結(jié)束中斷命令。在傳感器工作方式中使用。每當(dāng)傳感器狀態(tài)出現(xiàn)變化時，掃描檢測電路就將其狀態(tài)寫入傳感器 RAM，并啟動中斷邏輯使 IRQ變高，向 CPU請求中斷，并且禁止寫入傳感器 RAM。此時，若傳感器 RAM讀出地址的自動增量特征位未設(shè)置（ AI=0），則中斷請求IRQ在 CPU第一次從傳感器 RAM讀出數(shù)據(jù)時就被清除。若 AI=1，則 CPU對傳感器 RAM讀出并不能清除 IRQ，而必須通過給 8279寫入結(jié)束中斷 /設(shè)置出錯方式命令才能使 IRQ變低。 D4（ E） =1 為特定錯誤方式命令。在 8279已被設(shè)定為鍵盤掃描 N鍵輪回方式后，如果CPU給 8279又寫入結(jié)束中斷 /錯誤方式命令（ E=1），則 8279將以一種特定的錯誤方式工作。這種方式的特點是：在 8279消抖周期內(nèi)，如果發(fā)現(xiàn)多個按鍵同時按下，則FIFO狀態(tài)字中的錯誤特征位 S/E將置 1，并產(chǎn)生中斷請求信號和阻止寫入 FIFO RAM。 顯示器及鍵盤接口 、七段顯示器的原理 一、七段顯示器的原理 abcdefgd pc o ma bfgc o mcd pdec o mabfgcd pdec o mabfgcd pde二、顯示方式及接口 靜態(tài)顯示 8 0 C 5 1P 0W RP 2 . 7 P 2 . 6 P 2 . 574LS373≥ 1GQ 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8D 1D 2D 3D 4D 5D 6D 7D 8+ 5 V1abcdefgd p74LS373GQ 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8D 1D 2D 3D 4D 5D 6D 7D 8+ 5 Vabcdefgd p74LS373GQ 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8D 1D 2D 3D 4D 5D 6D 7D 8abcdefgd p≥ 11≥ 117 4 L S 1 3 8C B AY 0Y 1Y 2+ 5 V并行輸出： 串行輸出： 8 0 C 5 1R X D74LS164amp。Q 0Q 1Q 2Q 3Q 4Q 5Q 6Q 7A+ 5 Vabcdefgd p+ 5 Vabcdefgd pabcdefgd pT X DBC P74LS164Q 0Q 1Q 2Q 3Q 4Q 5Q 6Q 7ABC PABC P74LS164Q 0Q 1Q 2Q 3Q 4Q 5Q 6Q 7P 1 . 01 K 81 K 81 K 8+ 5 V 動態(tài)顯示 8 1 5 5P B 7共 陰 極L E Dabcdefgd p+ 5 V1 0 0 Ω 87 4 0 7 27 4 0 6P B 6P B 5P B 4P B 3P B 2P B 1P B 0P A 5P A 4P A 3P A 2P A 1P A 0去 8 0 C 5 1 DIS： MOV R0， 79H