電工學(xué)上下冊(cè)標(biāo)準(zhǔn)課件21-(編輯修改稿)
2024-10-22 18:53 本頁面
【文章內(nèi)容簡(jiǎn)介】 運(yùn)算的含義是不同的。前者是數(shù)的運(yùn)算，而后者表示邏輯關(guān)系。二進(jìn)制加法為1+1=10，而邏輯加則為 1+1=1 數(shù)字電路 二、 半加器 所謂“半加”，就是只求本位的和，暫不管低位送來的進(jìn)位數(shù)，即 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 其中 A和 B都是加數(shù) S是本位相加之和 (半加數(shù) ) C是產(chǎn)生的進(jìn)位數(shù) 半加邏輯狀態(tài)表 由邏輯狀態(tài)表可寫出邏輯式： ABABCBAABBAS?????? 數(shù)字電路 ABABCBAABBAS??????由邏輯式可畫出邏輯圖， ? ? S ? ? A B 1 C =1 amp。 A B S C ? C0 A B S C 半加器邏輯圖 (a) 半加器圖形符號(hào) 半加器邏輯圖 (b) 數(shù)字電路 三、 全加器 當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給出進(jìn)位數(shù)，第二位的相加有兩個(gè)待加數(shù) A和 B，還有一個(gè)來自前面的進(jìn)位數(shù) Ci1，這三個(gè)數(shù)相加得出本位和數(shù)（全加和數(shù)） S和進(jìn)位數(shù) Ci，這種就是全加。 Ai Bi Ci1 Ci Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 1 0 1 0 1 0 1 1 0 1 1 1 1 1 全加邏輯狀態(tài)表 數(shù)字電路 ? C0 Ai Bi Si Ci ? C0 ?1 Ci1 ? Ci C0 Ai Bi Si Ci Ci1 全加器邏輯圖 全加器圖形符號(hào) 數(shù)字電路 ? C0 Ci A3 B3 S3 C3 ? C0 Ci C2 ? C0 Ci C1 ? C0 Ci C0 S2 S1 S0 A2 B2 A1 B1 A0 B0 1 1 0 1 0 0 1 0 0 1 1 1 1 1 1 1 例 計(jì)算 1101+1101 結(jié)果為 1101+1101=11010 數(shù)字電路 167。 218 編碼器 用數(shù)字或某種文字和符號(hào)來表示某一對(duì)象或信號(hào)的過程，稱為編碼。 數(shù)字電路中，一般用的是二進(jìn)制編碼。二進(jìn)制只有
化學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1