ttl集成邏輯門的邏輯功能與參數測試(編輯修改稿)
2024-10-22 13:55 本頁面
【文章內容簡介】 低電平、關門電平、開門電平、閾值電平及干擾容限、等值。測試電路如圖24所示，采用逐點測試法，即調節(jié)，逐點測得及，然后繪成曲線。 圖23 扇出系數測試電路 圖24 傳輸特性測試電路 （5）平均傳傳輸延遲時間 是衡量門電路開關的重要參數。點的時間間隔，如圖25所示。 (a)傳輸延遲特性 （b）tpd的測試電路圖25（a）中的為導通延遲時間，為截止延遲時間，平均傳輸延遲時間為 =1/2（+） 的測試電路如圖25（b)所示，由于TTL門電路的延遲時間較小，直接測量時對信號發(fā)生器和示波器的要求較高，故實驗采用測量由奇數個與非門組成的環(huán)形振蕩器的振蕩周期T來求得。其工作原理是：假設電路在接通電源后某一瞬間，電路的A點為邏輯“1”，經過三級的延遲后，使A點由原來的邏輯“1”變?yōu)檫壿嫛?”；再經過三級門的延遲后，A點電平又重新回到邏輯“1”。電路中其他各點電平也跟隨變化。說明使A點發(fā)生一個周期的振蕩，必須經過6級門的延遲時間。因此平均延遲時間為 =T/6 TTL電路的一般在10NS40NS之間。 74LS20主要電參數規(guī)范如表21
范文總結相關推薦
鄂ICP備17016276號-1