觸發(fā)器與鎖存器word版(編輯修改稿)
2024-09-14 16:30 本頁面
【文章內(nèi)容簡介】 功能。它分輸入緩沖器和輸出緩沖器兩種。前者的作用是將外設(shè)送來的數(shù)據(jù)暫時存放，以便處理器將它取走；后者的作用是用來暫時存放處理器送往外設(shè)的數(shù)據(jù)。有了數(shù)控緩沖器，就可以使高速工作的CPU與慢速工作的外設(shè)起協(xié)調(diào)和緩沖作用，實現(xiàn)數(shù)據(jù)傳送的同步。Buffer:緩沖區(qū)，一個用于在初速度不同步的設(shè)備或者優(yōu)先級不同的設(shè)備之間傳輸數(shù)據(jù)的區(qū)域。通過緩沖區(qū)，可以使進(jìn)程之間的相互等待變少，從而使從速度慢的設(shè)備讀入數(shù)據(jù)時，速度快的設(shè)備的操作進(jìn)程不發(fā)生間斷。緩沖器主要是計算機(jī)領(lǐng)域的稱呼。具體實現(xiàn)上，緩沖器有用鎖存器結(jié)構(gòu)的電路來實現(xiàn)，也有用不帶鎖存結(jié)構(gòu)的電路來實現(xiàn)。一般來說，當(dāng)收發(fā)數(shù)據(jù)雙方的工作速度匹配時，這里的緩沖器可以用不帶鎖存結(jié)構(gòu)的電路來實現(xiàn)；而當(dāng)收發(fā)數(shù)據(jù)雙方的工作速度不匹配時，就要用帶鎖存結(jié)構(gòu)的電路來實現(xiàn)了（否則會出現(xiàn)數(shù)據(jù)丟失）。緩沖器在數(shù)字系統(tǒng)中用途很多：（1）如果器件帶負(fù)載能力有限，可加一級帶驅(qū)動器的緩沖器；（2）前后級間邏輯電平不同，可用電平轉(zhuǎn)換器加以匹配；（3）邏輯極性不同或需要將單性變量轉(zhuǎn)換為互補(bǔ)變量時，加帶反相緩沖器；（4）需要將緩變信號變?yōu)檫呇囟盖托盘枙r，加帶施密特電路的緩沖器（5）數(shù)據(jù)傳輸和處理中不同裝置間溫度和時間不同時，加一級緩沖器進(jìn)行彌補(bǔ)等等。鎖存器與觸發(fā)器的區(qū)別鎖存器和觸發(fā)器是具有記憶功能的二進(jìn)制存貯器件，是組成各種時序邏輯電路的基本器件之一。區(qū)別為：latch同其所有的輸入信號相關(guān)，當(dāng)輸入信號變化時latch就變化，沒有時鐘端；flipflop受時鐘控制，只有在時鐘觸發(fā)時才采樣當(dāng)前的輸入，產(chǎn)生輸出。當(dāng)然因為latch和flipflop二者都是時序邏輯，所以輸出不但同當(dāng)前的輸入相關(guān)還同上一時間的輸出相關(guān)。latch由電平觸發(fā)，非同步控制。在使能信號有效時latch相當(dāng)于通路，在使能信號無效時latch保持輸出狀態(tài)。DFF由時鐘沿觸發(fā)，同步控制。latch對輸入電平敏感，受布線延遲影響較大，很難保證輸出沒有毛刺產(chǎn)生；DFF則不易產(chǎn)生毛刺。如果使用門電路來搭建latch和DFF，則latch消耗的門資源比DFF要少，這是latch比DFF優(yōu)越的地方。所以，在ASIC中使用 latch的集成度比DFF高，但在FPGA中正好相反，因為FPGA中沒有標(biāo)準(zhǔn)的latch單元，但有DFF單元，一個LATCH需要多個LE才能實現(xiàn)。latch是電平觸發(fā)，相當(dāng)于有一個使能端，且在激活之后（在使能電平的時候）相當(dāng)于導(dǎo)線了，隨輸出而變化。在非使能狀態(tài)下是保持原來的信號，這就可以看出和flipflop的差別，其實很多時候latch是不能代替
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1