觸發(fā)器與鎖存器word版-免費(fèi)閱讀
【正文】 寄存器與鎖存器的區(qū)別寄存器與鎖存器的功能是提供數(shù)據(jù)寄存和鎖存。鎖存器是異步的，就是說在輸入信號(hào)改變后，輸出信號(hào)也隨之很快做出改變非?？?。鎖存器電平觸發(fā)會(huì)把輸入端的毛刺帶入輸出；而觸發(fā)器由于邊沿作用可以有效抑制輸入端干擾。 2,4,5,6,7 : out3 = 139。在if語句和case不全很容易產(chǎn)生latch，需要注意。latch最大的危害在于不能過濾毛刺。目前l(fā)atch只在極高端的電路中使用，如intel的P4等CPU。在使能信號(hào)有效時(shí)latch相當(dāng)于通路，在使能信號(hào)無效時(shí)latch保持輸出狀態(tài)。緩沖器主要是計(jì)算機(jī)領(lǐng)域的稱呼。五、總線收發(fā)器/緩沖器緩沖寄存器：又稱緩沖器緩沖器(buffer)：多用在總線上，提高驅(qū)動(dòng)能力、隔離前后級，緩沖器多半有三態(tài)輸出功能。寄存器的應(yīng)用、串并轉(zhuǎn)換；：許多設(shè)備需要顯示計(jì)數(shù)器的記數(shù)值，以8421BCD碼記數(shù)，以七段顯示器顯示，如果記數(shù)速度較高，人眼則無法辨認(rèn)迅速變化的顯示字符。這意味著數(shù)據(jù)信號(hào)先建立，時(shí)鐘信號(hào)后建立?！ ∮袔追N不同類型的觸發(fā)器（flipflops）電路具有指示器，如T（切換）、SR（設(shè)置/重置）JK（也可能稱為Jack Kilby）和D（延遲）。latch完成同一個(gè)功能所需要的門較觸發(fā)器要少，所以在asic中用的較多。（簡單地說，它有兩個(gè)輸入，分別是一個(gè)有效信號(hào)EN,一個(gè)輸入數(shù)據(jù)信號(hào)DATA_IN，它有一個(gè)輸出Q，它的功能就是在EN有效的時(shí)候把DATA_IN的值傳給Q，也就是鎖存的過程）。鎖存器也稱為透明鎖存器，指的是不鎖存時(shí)輸出對于輸入是透明的。不要鎖存器的原因有二：鎖存器容易產(chǎn)生毛刺，鎖存器在ASIC設(shè)計(jì)中應(yīng)該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個(gè)東西，所以需要用一個(gè)邏輯門和ff來組成鎖存器，這樣就浪費(fèi)了資源?！ ∮|發(fā)器（flipflops）電路相互關(guān)聯(lián)，從而為使用內(nèi)存芯片和微處理器的數(shù)字集成電路（IC）形成邏輯門。輸入端T為1的時(shí)候，輸出端的狀態(tài)Q發(fā)生反轉(zhuǎn)；輸入端T為0的時(shí)候，輸出端的狀態(tài)Q保持不變。 工程中的寄存器一般按計(jì)算機(jī)中字節(jié)的位數(shù)設(shè)計(jì)，所以一般有8位寄存器、16位寄存器等。有時(shí)為了處理數(shù)據(jù)，需要將寄存器中的各位數(shù)據(jù)在移位控制信號(hào)作用下，依次向高位或向低位移動(dòng)1位。有了數(shù)控緩沖器，就可以使高速工作的CPU與慢速工作的外設(shè)起協(xié)調(diào)和緩沖作用，實(shí)現(xiàn)數(shù)據(jù)傳送的同步。區(qū)別為：latch同其所有的輸入信號(hào)相關(guān)，當(dāng)輸入信號(hào)變化時(shí)latch就變化，沒有時(shí)鐘端；flipflop受時(shí)鐘控制，只有在時(shí)鐘觸發(fā)時(shí)才采樣當(dāng)前的輸入，產(chǎn)生
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1