【文章內(nèi)容簡介】 al Basic， 但缺點是程序運行效率較低。 課題內(nèi)容及論文的結(jié)構(gòu) 課題研究的蓄電池化成監(jiān)控系統(tǒng) 。硬件部分， 采用 STM32F103 ARM 控制芯片 作為CPU； 基于 TJA1040 和 ADUM1201 芯片設計完成 ARM 與外掛 CAN 適配器的隔離接口電路 ；設計電源電路，為 ARM、運放等器件提供驅(qū)動電源、基準電源等；設計存儲器電路，存儲數(shù)據(jù)；設計電流、電壓信號采集模塊，對蓄電池化成過程中電流、電壓數(shù)據(jù)進行采集，并設計過流保護模塊，防止過流燒壞電路；設計通訊模塊，實現(xiàn) ARM 主控器與外部設備之間的數(shù)據(jù)通訊；設計 PWM 輸出模塊 ；其他電路模塊還包括溫度檢測、ARM 腳去耦電容、 ARM 外部晶振等，這些模塊相互聯(lián)系，共同組成系統(tǒng)的完整性。軟件部分， 設計 使用 Visual Basic 軟件，編寫 CAN 上位機監(jiān)控應用程序，對 CAN 適配器的啟動、復位、數(shù)據(jù) 收 送等進行控制 ； 通過 Keil μVision4開發(fā)平臺，編譯 ARM 主控器控制程序， 完成 對 ARM 的控制 ，可根據(jù)實際要求輸出不同占空比的 PWM 波，實現(xiàn)對蓄電池化成過程充放電電源的控制。 本文共分為四章 ，論文結(jié)構(gòu)如下 ： 第一章為論文緒論部分 ， 包括了課題研究背景、現(xiàn)狀和研究意義，當下流行的開發(fā)平臺 ，課題內(nèi)容及論文的結(jié)構(gòu)。 第 1章 緒論 3 第二章為系統(tǒng)的總體設計 簡介，包括蓄電池化成相關(guān)知識的介紹， CAN 總線技術(shù)的簡要說明，硬件電路用到的一些主要器件也給出了它們的主要參數(shù)及工作原理等。最后還給出了系統(tǒng)總體的設計方案，分為硬件設計方案和軟件設計方案。 第三章為系統(tǒng)硬件電路部分，包含硬件實現(xiàn)框圖、存儲器、主控制器、電源電路、通訊電路、電流采集、電壓采集、過流保護等模塊的說明。簡要的解釋了硬件電路主要模塊的原理及功能。 第四章為系統(tǒng)軟件設計 部分，主要包括 ARM 主控制器控制程序與上位機軟件的設計這兩部分。簡單的解釋了兩部分中各自重要的程序段。 最后是本文的結(jié)論部分，給本文的工作做了總結(jié)。 哈爾濱工程大學本科 生 畢業(yè)論文 4 第 2 章 系統(tǒng)總體設計 蓄電池化成相關(guān)知識介紹 蓄電池極板的化成工藝是蓄電池生產(chǎn)過程中的重要一環(huán)，所謂化成就是指對極板充放電的過程，即利用電化學 化學和電化學反應 反應使電能轉(zhuǎn)換成化學能儲存起來 。 化成以前的極板其鉛膏物質(zhì)的主體部分相同，都是由氧化鉛、金屬鉛、硫酸鉛、三堿式硫酸鉛、四堿式硫酸鉛等物質(zhì)相組成，原則上不存在正、負極板之分?；芍暗臉O板不存在鉛酸蓄電池電化學反應的所需的正極活性物質(zhì)二氧化鉛，負極活性物質(zhì)海棉狀鉛。雖然在極板結(jié)構(gòu)、工藝添加劑方面形成了正、負極板之分，但此時卻不具備鉛酸蓄電池放電的正、負極板條件。而通過化成這一過程，使得準備形成正極板的極板鉛膏物質(zhì)轉(zhuǎn)化成為以二氧化鉛為主體的物相結(jié)構(gòu)而形成正極板，同時使得準備形成負極板的極板鉛膏轉(zhuǎn)化成以海綿狀鉛為主體的物相結(jié)構(gòu)而形成負極板?；墒?蓄電池制造很關(guān)鍵的一道工序，其轉(zhuǎn)化過程的好壞都將直接影響到蓄電池的性能。 CAN 總線技術(shù) CAN（控制器局部網(wǎng)） 是 Controller Area Network 的縮寫 ， 是 ISO 國際標準化的 串行通信協(xié)議 。 CAN 是一種有效支持分布式控制或?qū)崟r控制的串行網(wǎng)絡通信網(wǎng)絡。 CAN總線（現(xiàn)場總線）是一種全分散、全數(shù)字化、標準化、規(guī)格化、全透明的總線，不同傳感器、不同設備、不同公司網(wǎng)絡系統(tǒng)都可以與現(xiàn)場總線相連接。 采用 CAN 總線進行通信，可以有效的降低誤碼率，提高通信的準確性以及抗干擾能力。 由于 CAN 具有卓越的特性及極高的可靠性，因而非常適合工業(yè)過程監(jiān)控設備互聯(lián)。 主要器件介紹 CAN 驅(qū)動器 TJA1040 TJA1040是控制器局域網(wǎng) CAN 協(xié)議控制器和物理總線之間的 接口 ， 它主要應用在客車的高速應用上 ； 速度可達 1Mbaud， 為總線提供差動的發(fā)送功能 ， 為 CAN控制器提供差動的接收功能 。 CAN 高速收發(fā)器的一般應用 如 圖 所示。 其中 ， 協(xié)議控制器通過一條串行數(shù)據(jù)輸出線 TxD 和一條串行數(shù)據(jù)輸入線 RxD 連接到收發(fā)器 。 而收發(fā)器則通過它的兩個有差動接收和發(fā)送能力的總線終端 CANH 和 CANL 連接到總線線路 。 它的引腳 “ S” 用于模第 2 章 系統(tǒng)總體設計 5 式控制參考輸出電壓 Vref 提供一個 Vcc/2的額定輸出電壓 ， 這個電壓是作為帶有模擬 Rx 輸入的 CAN 控制器的參考電平 。 由于 SJA1000 具有數(shù)字輸入因此它不需要這個電壓 。收發(fā)器使用 5V 的額定電源電壓 。 協(xié)議控制器向收發(fā)器的 TxD 引腳輸出一個串行的數(shù)據(jù)流 。 收發(fā)器的內(nèi)部上拉功能將 TxD 引腳置為邏輯高電平 ， 即總線輸出驅(qū)動器在開路時是無源的 。 在隱性狀態(tài)中見圖 ， CANH 和 CANL 輸入通過典型內(nèi)部阻抗為 25k 的接收器連接入網(wǎng)絡偏置到Vcc/2 的電平電壓 。 另外如果 TxD 是邏輯低電平 ， 將激活總線的輸出級 ， 并在總線上產(chǎn)生一個顯性信號電平見圖 23 。 輸出驅(qū)動 CANH 由 Vcc 提供一個源輸出 ， 而 CANL 則向 GND 提供一個下拉輸出 。 圖 22 用 TJA1040 方框圖作為一個例子 。 如果沒有總線節(jié)點發(fā)送一個顯性位 ， 則總線處于隱性狀態(tài) 。 如果一個或多個總線節(jié)點發(fā)送一個顯性位 ， 總線就會覆蓋隱性狀態(tài)而進入顯性狀態(tài)線與特性 。 接收器比較器將差動的總線信號轉(zhuǎn)換成邏輯電平信號 ， 并在 RxD 輸出 。 總線協(xié)議控制器將接收到的串行數(shù)據(jù)流譯碼 。 接收器比較器總是激活的 ， 即當總線節(jié)點發(fā)送一個報文時 ， 它同時監(jiān)控總線 。 這個功能可以用于支持 CAN 的非破壞性逐位仲裁策略 。 圖 CAN 高速收發(fā)器的典型應用 哈爾濱工程大學本科 生 畢業(yè)論文 6 圖 TJA1050 的方框圖 圖 根據(jù) ISO 11898 的額定總線電平 ADUM1201 雙通道數(shù)字式隔離器 ADUM120x在一個器件中提供兩個獨立的隔離通道。兩側(cè)工作電壓為 ~，支持低電壓工作并能實現(xiàn)電平轉(zhuǎn)換。另外， ADUM120x具有很低的脈寬失真 （ 3ns） 。與其他光電隔離的解決方案不同的是， ADUM120x還具有直流校正第 2 章 系統(tǒng)總體設計 7 功能，有一個刷新電路保證即使不存在輸入跳變的情況下輸出狀態(tài)也能與輸入狀態(tài)相匹配，這對于上電狀態(tài)和具有低數(shù)據(jù)速率的輸入波形或恒定的直流輸入情況下是很重要的。低功耗： ， 工作電壓： 3V/5V， 隔離電壓： 2500V， 工作溫度： 125℃ ， 傳輸速率：1M/10M/25Mbps， 傳輸延遲： 50ns， 瞬態(tài)共模抑制能力： 25KV/us。 圖 ADUM1201 管腳分布圖 表 ADUM1201 管腳分配 引腳 名稱 描述 1 VDD1 端供電電源（ ） 2 VOA 邏輯輸出 A 3 VIB 邏輯輸入 B 4 GND1 端電源地 5 GND2 端電源地 6 VOB 邏輯輸出 B 7 VIA 邏輯輸入 A 8 VDD2 端供電電源（ ） 表 ADUM1201真值表 VIA輸入 VIB輸入 VDD1狀態(tài) VDD2狀態(tài) VOA輸出 VOB輸出 高電平 高電平 有效 有效 高電平 高電平 低 電平 低 電平 有效 有效 低 電平 低 電平 高電平 低 電平 有效 有效 高電平 低 電平 低 電平 高電平 有效 有效 低 電平 高電平 — — 無效 有效 不確定 高電平 — — 有效 無效 高電平 不確定 HCNR200 哈爾濱工程大學本科 生 畢業(yè)論文 8 HCNR200 高線性模擬光電耦合器內(nèi)含一個高性能 AlGaAs LED 和兩個高度匹配的光二極管。輸入光二極管可以用來監(jiān)測并穩(wěn)定 LED 的光度輸出，因此 LED 的非線性和漂移特性幾乎被消除，輸出光二極管會產(chǎn)生線性對應 LED 光輸出的光電流，光二極管間的緊密匹配和先進的封裝設計可以確保光電耦合器的高線性度和穩(wěn)定增益。 HCNR200 可以用于隔離模擬信號 ,具有良好的穩(wěn)定性、線性度、頻帶寬和低成本等特性。能夠在許多不同的模式下進行操作 ，包 括 :單極 /雙極、 AC/DC 和反向 /正向。很好的解決了許多模擬隔離問題。 HCNR200 有 非線性度高，數(shù)值為 %；傳遞增益 (IPD2 / IPD1?K3)為 177。15%；增益溫度系數(shù)為 65ppm /℃ ；帶寬 1 兆赫； 封裝形式分為 8 引腳 DIP 和貼片兩種； HCNR200允許靈活的電路設計。 圖 HCNR200 引腳分布 LM339 LM339是四電壓比較器集成電路。具有以下特性： 工作電源電壓范圍寬，單電源、雙電源均可工作，單電源： 2～ 36V，雙電源： 177。1 ～177。18V；消耗電流小， Icc=；輸入失調(diào)電壓小， VIO=177。2mV；共模輸入電壓范圍寬，Vic=0～ ；輸出與 TTL， DTL， MOS， CMOS等兼容；輸出可以用開路集電極連接 “或 ”門； 圖 LM339內(nèi)部結(jié)構(gòu)圖 第 2 章 系統(tǒng)總體設計 9 表 LM339引腳功能表： 管腳 引腳功能 符號 管腳 引腳功能 符號 1 輸出端 2 OUT2 8 反向輸入端 3 1N(3) 2 輸出端 1 OUT1 9 正向輸入端 3 1N+(3) 3 電源 VCC + 10 反向輸入端 4 1N(4) 4 反向輸入端 1 1N(1) 11 正向輸入端 4 1N+(4) 5 正向輸入端 1 1N+(1) 12 電源 Vcc 6 反向輸入端 2 1N(2) 13 輸出端 4 OUT4 7 正向輸入端 2 OUT2(2) 14 輸出端 3 OUT3 OPA2277 高精度運算放大器 ： OPA2277 系列精密放大器提供改進的噪音 ,更廣泛的輸出電壓擺幅 ,快一倍半靜止的電流。 性能 包括超低的 1nA低偏置電流 和 10181。V超低的偏移電壓 ， 134dB高的開環(huán)增益 ，140dB 高共模抑制 ， 大功率電源的排斥反應。單、雙、和四版本擁有完全相同的規(guī)格設計最大的靈活性。 OPA2227 整體增益穩(wěn)定，具有高轉(zhuǎn)換率（ ）和寬帶（ 8MHz）。操作 溫度范圍從 40176。C 至 +85176。C。在 換能放大器、橋放大器、溫度測量、應變片放大器、電池的儀器、測量設備 等產(chǎn)品中有廣泛應用 。 TLP521 TLP521是可控制的光電耦合器件，在電路之間的信號傳輸中，使之前端與負載完全隔離，目的在于增加安全性，減小電路干擾，減化電路設計。 主要性能及參數(shù)有： 集電極 發(fā)射極電壓最小為 55Ｖ ， 經(jīng)常轉(zhuǎn)移的最小比例為 50， 隔離電壓 最小為 2500 Vrms， 電源電壓（ VCC） 0― 24 V， 正向電流（ IF） 0― 25 mA， 集電極電流（ IC） 0― 10 mA， 操作溫度 25― 85℃ 。 本課題硬件電路所用到的為 TLP5211 型號，如下圖： 圖 TLP5211 引腳及內(nèi)部結(jié)構(gòu) （ 1 腳 ： 正極 2 腳：負極 3 腳 ： 發(fā)射極 4 腳：集電極 ） 哈爾濱工程大學本科 生 畢業(yè)論文 10 STM32F103VET6微控制器 本控制系統(tǒng)以 ARM控制器 STM32F103VET6作為 CPU， 它是 ST公司針對低價格敏感控制領(lǐng)域推出的高性能控制器， 基于 高性能的 ARMCortexM3 32位的 RISC內(nèi)核 ， 時鐘頻率可達 72MHz， ，片上資源豐富，集成了高速存儲器， 可多達 8個定時器， 16 個 12位 ADC采樣通道，具有 USART接口 、 CAN總線接口 、 I2C接口、 SPI接口 和RTC實時時鐘等 。 工作于 40176。C至 +105176。C的溫度范圍，供電電壓 。 下面 主要介紹 STM32F103微控制器以下幾個部分： 內(nèi)置 SRAM（靜態(tài)隨機存取存儲器） 多達 64K字節(jié)的內(nèi)置 SRAM， CPU能以 0等待周期訪問 (讀 /寫 )。 時鐘和啟動 系統(tǒng)時鐘的選擇是在啟動時進行，復位時內(nèi)部 8MHz的 RC振蕩器被選為默認的 CPU時鐘，隨后可以選擇外部的、具失效監(jiān)控的 416MHz時鐘；當外部時鐘失效時，它將被隔離，同時產(chǎn)生相應的中斷。同樣，在需要時可以采取對 PLL時鐘完全的中斷管理 (如當一個外接的振蕩器失效時 )。 具有多個預分頻器用于配置 AHB的頻率、高速 APB(APB2)和低速 APB(APB1)區(qū)域。AHB和高速 APB的最高頻率是 72MHz，低速 APB的最高頻率為 36MHz。 當 HIS作為 PLL時鐘的輸入時，最高的系統(tǒng)時鐘頻率只能達到 64MHz。 當使用 USB功能時，必須同時使用 HSE和 PLL， CPU的頻率必須是 48MHz或 72MHz。 當需要 ADC采樣時間為 1μs時， APB2必須設置在 14MHz、 28MHz或 56MHz。 供電方案 VDD =