【文章內(nèi)容簡(jiǎn)介】 集到的數(shù)據(jù)，并將處理后的數(shù)據(jù)送至視頻 解碼 器，視頻 解碼 器對(duì)其 解碼 后再送至視頻輸出設(shè)備監(jiān)視器。 此硬件電路板的主要特點(diǎn)包括 : (1)一塊 TI 公司 600MHz 的 TMS320DM642 DSP 芯片 ； (2)兩路視頻端口 —PAL/NTSC 制式或 S 端子 ； (3) 4M 64bit 同步動(dòng)態(tài)存儲(chǔ)器 (SDRAM)，存儲(chǔ)多達(dá) 32 幀圖像 ； (4)4M 8 位 Flash； (5)單 +5V為板卡供電，為 DSP 提供 ，為 I/O 提供 電壓 ； (6)標(biāo)準(zhǔn) RS232 串口通訊 視 頻 輸 入 設(shè)備 ， 攝 像 頭視 頻 編 碼 器數(shù) 字 信 號(hào) 處 理 器T M S 3 2 0 D M 6 4 2視 頻 解 碼 器視 頻 輸 出 設(shè)備 ， 顯 示 器S D R A M F L A S HC P L D 圖 圖像采集系統(tǒng)硬件結(jié)構(gòu) 圖 本圖像采集系統(tǒng)采用的 DSP 是 TMS320DM642（以下簡(jiǎn)稱 DM642） ,視頻編碼器采用的是 TI 公司的 TVP5150 芯片，視頻解碼器采用的是 Phillips 公司的 SAA7121 芯片， 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 8 頁 共 51 頁 SDRAM 采用的是 MT48LC4M32B2 芯片， FLASH 采用的是 AM29LV033C 芯片， CPLD采用的是 EPM7128AETC 芯片。 圖像采集系統(tǒng)電路功能概述 圖像采集系統(tǒng)電路板上的 DSP 芯片通過 64bit的 EMIF 接口或 8/16bit的 2 路視頻接口連接板上的外圍設(shè)備。 SDRAM, Flash, FPGA 和 DART 每個(gè)設(shè)備占用其中的一個(gè)接口。 電路板上用到 TI 公司的 視頻 編碼 器 TVP5150 和 Phillips 公司 解碼 器 SAA1721 符合標(biāo)準(zhǔn)規(guī)范，與 DSP 的視頻端口相連接。 I2C 總線用來配置和控制編解碼器。板上設(shè)計(jì)有 +5V電源作為獨(dú)立的器件為板卡供電。板上的配電系統(tǒng)為 DSP 提供 1. 4V的電壓，為 I/O 提供 3. 3V的電壓。在板卡電源供給正常之前，板卡保持復(fù)位狀態(tài)。板卡上還設(shè)計(jì)有電源芯片，為編碼器和解碼器提供 3. 3V電壓 。 TMS320DM642 這款 DSP 芯片有大量的字節(jié)可以設(shè)定為地址空間。程序代碼和數(shù)據(jù) 可被存儲(chǔ)在統(tǒng)一標(biāo)準(zhǔn)的 32bit 地址空間的任何位置。 內(nèi)存映射如表 1 所示，左邊顯示了普通的 TMS320DM642 處理器的地址空間，右面顯示了板卡的地址空間。默認(rèn)狀態(tài)下，內(nèi)部的存儲(chǔ)器從 0x00000000 地址空間開始存儲(chǔ)。一部分存儲(chǔ)器可由軟件重新映射為 L2 高速緩存，而不是固定的 RAM。 EMIF(外部存儲(chǔ)器接口 )有 4 個(gè)獨(dú)立的可設(shè)定地址的區(qū)域，稱為芯片使能空間( CE0~CE3 )。板卡中 SDRAM 占據(jù) CE0, Flash, DART 和 CPLD 映射到 CE1。 表 31 內(nèi)存映射表 地 址 普通的 DM642 處理器 高速 圖像采集卡 0x00000000 Internal Memory/Cache Internal Memory/Cache 0x00040000 Reserved Space Or Peripheral Registers Reserved Or Peripheral 0x80000000 EMIF CEO SDRAM 0X90000000 EMIF CEl Flash UART/CPLD 寄存器 多媒體處理 DSP 芯片 TMS320DM642 DM642 簡(jiǎn)介 一般的數(shù)字信號(hào)處理器 (DSP)芯片內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的 DSP 指令，在視頻和圖像處理中得 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 9 頁 共 51 頁 到廣泛應(yīng)用；采用的超長指令字 (VLIW)體系結(jié)構(gòu)由多個(gè)并行運(yùn)行的執(zhí)行單元組成，這些單元在單個(gè)周期內(nèi)可執(zhí)行多條指令，并行是獲得高性能的關(guān)鍵。 DM642 是目前 DSP 芯片性能最高的產(chǎn)品，除了有更高的時(shí)鐘頻率外，還擴(kuò)展了許多新的指令，增加了額外的數(shù) 據(jù)通道，寄存器的數(shù)量也增加了一倍。這些擴(kuò)展使得 CPU 可以在一個(gè)時(shí)鐘周期內(nèi)處理更多的數(shù)據(jù)，從而獲得更高的運(yùn)算性能 [4]。 本圖像采集系統(tǒng)上使用的 TMS320DM642 為 548 腳 BGA 封裝 [8]，內(nèi)部結(jié)構(gòu)如圖 2所示 。 L 1 D C a c h e ( 1 6 K B y t e )T M S 3 2 0 D M6 4內(nèi) 核L 1 D C a c h e ( 1 6 K B y t e ) L 2C a c h eE D M AE M I FV i d e o P o r t 0V i d e o P o r t 1V i d e o P o r t 2P C I 圖 TMS320DM64 內(nèi)部結(jié)構(gòu) DSP 芯片內(nèi)除了 CPU外，還包含有存儲(chǔ)器和外設(shè)設(shè)備，主要的外設(shè)設(shè)備有 ： (1)三個(gè)可配置的視頻接口，可以和視頻輸入、輸出或傳輸流輸入無縫連接 。 (2)VCX0 內(nèi)插控制端口 (VIC)。 (3)10/100Mbps 以太網(wǎng)口 (EMAC)。 (4)數(shù)據(jù)管理輸入輸出模塊 (MDI 0)。 (5)多通道音頻串行端口 (McASP)。 (6) I2C 總線模塊 。 (7)兩個(gè)多通道緩存串口 (McBSPs)。 (8)三個(gè) 32bit 通用定時(shí)器 。 (9)用戶可配置的 16 bit 或 32 bit 的主端口接口 (HPI16/HPI32)。 (10)66MHz32 bit 的 PCI 接口 。 (11)通用 I/0 端口 (GPIO)。 (12)64bit 的外部存儲(chǔ)單元接口，支持和同步或異步存儲(chǔ)單元的連接 。 DM642 芯片集成了各種片 內(nèi)外設(shè)，使得開發(fā)視頻和圖像領(lǐng)域的應(yīng)用更為方便。它 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 10 頁 共 51 頁 帶有三個(gè)可配置的視頻端口，提供與視頻輸入、視頻輸出以及碼流輸入的無縫接口。這些視頻端口支持許多格式的視頻輸入 /輸出，包括 BT． 65 HDTV Y／ C、 RGB 以及MPEG2 碼流的輸入。利用 DM642 開發(fā)視頻編碼器／解碼器，其視頻輸入／輸出部分只需要一塊視頻采集芯片／顯示芯片即可，如 Phillips 的 SAA7115／ SAA7121，無需外加邏輯控制電路和 FIFO 緩存，使硬件系統(tǒng)更為簡(jiǎn)單和穩(wěn)定。 DM642 Cache 結(jié)構(gòu) 為了解決 CPU 和存 儲(chǔ)器之間的帶寬問題，使得存儲(chǔ)器體系的設(shè)計(jì)越來越重要，而存儲(chǔ)器體系結(jié)構(gòu)中最重要的問題是存儲(chǔ)器容量和速度以及成本要求之間的矛盾。片上存儲(chǔ)器速度快、容量小但成本高，片外存儲(chǔ)器容量大、成本低，但是速度慢，因此，產(chǎn)生了多級(jí)存儲(chǔ)器體系結(jié)構(gòu)。這一結(jié)構(gòu)就是把存儲(chǔ)器分為若干級(jí)別，寄存器離處理器最近，速度最快，容量最小 。高速緩存 (Cache)速度次之，容量較大 。主存 (Memory)離 CPU最遠(yuǎn)，速度最慢，但容量很大。 在 DM642 中， Cache 分為兩級(jí) L1 和 L2, CPU 和一級(jí)程序高速緩存及一級(jí)數(shù)據(jù)高速緩存直連，兩塊 Cache 分別為 16KBytes 工作在 CPU 的 全速訪問狀態(tài) ： 二級(jí)緩存有256KBytes,二級(jí)緩存的分段和大小分配也有很多變化。一種配置是二級(jí)緩存全部用來作為外部內(nèi)存的映射，其它的配置方式為既有直接映射，又有 4 種集合相關(guān)法的方式。被映射的內(nèi)存被用作存儲(chǔ)流媒體數(shù)據(jù)或者中斷服務(wù)程序等。 視頻端口 TMS320DM64 共三個(gè) VP 視頻端口，可靈活配置視頻捕捉或視頻顯示模式。捕捉模式時(shí)，每個(gè)視頻口可采集 2 路 8/10 位視頻。顯示模式，每路視頻口可輸出一路 8/16/20位視頻流。在 BT. 656 和 Y/C 模式下，每個(gè)通 道的視頻 FIFO 會(huì)分成 3 個(gè)獨(dú)立區(qū)域，分別存一放 Y, Cb 和 Cr 數(shù)據(jù)。配合強(qiáng)大的 EDMA，可實(shí)現(xiàn)視頻流的高速轉(zhuǎn)移。但在同一Video Port 不能同時(shí)配置為采集和顯示模式。采集模式下，一個(gè) Video Port 可連接 2 路視頻 (BT. 656)，即最多可連接 6 路視頻輸入。顯示模式下，只支持一路輸出 (8 BIT RAW模式可支持 2 路同步輸出 )。視頻口 VPO 和 VP1 的高 8 位和 McASP 復(fù)用管腳，低 8 位和 McBSP 復(fù)用管腳。 8 位模式輸入或輸出是高位對(duì)齊 (應(yīng)連接 VPD [2..9],其中 [2..9]表示2 號(hào)管腳至 9 號(hào)管腳 ，下文同理 )。 最高采樣頻率可達(dá) 80MHz，支持 2 路 8 bit/10 bit 的 BT. 656 模式輸入，支持 BT. 656嵌入式同步模式，支持一個(gè)通道的 Y/C輸入 (16 位或 20 位 Y, C獨(dú)立輸入 )，支持 2 路 RAW模式輸入 (2 路 10 位或 1 路 20 位 )，支持 4:2:2 格式的 1/2 水平縮放，支持 4:2:2 到 4:2:0 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 11 頁 共 51 頁 的色度重采樣，靈活高效的 FIFO 分配方式， 64 位高速 EDMA 傳輸。 圖像采集系統(tǒng)中 Video Port 0 作為輸入，連接到視頻 編碼 器， Video Port 2 用來驅(qū)動(dòng)視頻 解碼 器。 外部存儲(chǔ)器接 口 EMIF TMS320DM642 訪問片外存儲(chǔ)器時(shí)必須通過 EMIF (External Memory Interface)。該DSP 的 EMIF 是 64bit，具有很強(qiáng)的接口能力，不僅具有很高的數(shù)據(jù)吞吐率，而且可以與目前幾乎所有類型的存儲(chǔ)器直接接口。 EMIF 可和片外同步內(nèi)存直接相連，最大總線速度為 133MHz。 EMIF 中 有四個(gè)片使能，能夠支持 64bit, 32bit, 16bit 和 8bit 的外部器件，有 3 個(gè)寄存器控制器。 EMIF 有二個(gè)內(nèi)存控制器 :SDRAM 控制器支持 16Mb ~256Mb SDRAM 器件，可編 程同步控制器提供和各種同步存儲(chǔ)設(shè)備的直連，可編程異步控制器提供同異步存儲(chǔ)設(shè)備的直連。 TMS320DM642 可配置 EMIF 的時(shí)鐘源，可以是內(nèi)部時(shí)鐘 也可以是 外部時(shí)鐘，有ECLKINSEL0 和 ECLKINSEL1 兩個(gè)管腳 (和管腳 EA19, EA20 復(fù)用 )復(fù)位時(shí)的狀態(tài)決定。本系統(tǒng)設(shè)置為 CPUCLK/6，時(shí)鐘源設(shè)置見表 32。 表 32 時(shí)鐘源設(shè)置 需要注意的 是，雖然 TMS320DM642 的尋址能力是 32bit，但是經(jīng) EMIF 直接輸出的地址信號(hào)是 EA [3..22]，最低位是 EA3，而不是 EA0。但這并不意味著 TMS320DM642訪問外存時(shí)只能進(jìn)行雙字 (64bit)存取，實(shí)際上內(nèi)部 64bit 地址的最低三位 EA2, EA1 和EA0 經(jīng)譯碼后，由 BE [0.. 7]輸出。另外， CE [0.. 3]也是更高位地址信號(hào)的譯碼輸出。 EDMA DM642 的 EMDA 能提供超過 2Gb/s 的外部帶寬。 EDMA 支持 64 路獨(dú)立觸發(fā)的事件傳輸?？偣灿?85 個(gè)參數(shù)用來對(duì) ―Linking‖或 ―Chaining‖進(jìn)行配置。 ―Linking‖是在一個(gè)事ECLKINSEL0 ECLKINSEL1 模式 0 0 ECLKIN* 0 1 CPUCLK/4 1 0 CPUCLK/6 1 1 ECLKIN 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 12 頁 共 51 頁 件被觸發(fā)時(shí)，允許一個(gè)序列進(jìn)行傳輸 。 ―Chaining‖是當(dāng)一個(gè)通道的數(shù)據(jù)傳輸完畢時(shí)，觸發(fā)另一個(gè)通道的數(shù)據(jù)傳輸。 Linking 和 Chaining 使得僅僅被 CPU 初始配置之后， DMA能夠連續(xù)的自動(dòng)運(yùn)行。 64 通道 EDMA，最高時(shí)鐘達(dá) 1 /2 CPU 時(shí)鐘。狀態(tài)和控制寄存器映射到存儲(chǔ)區(qū)， EDMA 傳送優(yōu)先級(jí)控制，支持中斷報(bào)告，支持外部設(shè)備 EDMA 傳輸，支持 EDMA 串接 (Chaining) 。 C64XX 系列 DSP 有大的可尋址空間。程序代碼和數(shù)據(jù)可以放 在這個(gè)統(tǒng)一地址空間中的任何地方。地址始終是 32bit 寬度。 DSP 外圍電路設(shè)計(jì) 視頻輸入接口電路 視頻輸入解碼模塊由 1 個(gè) TVP5150 型視頻解碼器及外圍電路組成，主要功能是將每 路 CCD 攝像頭采集輸入的標(biāo)準(zhǔn) PAL 制電視模擬信號(hào)發(fā)送到視頻 編碼 器，完成視頻圖像的箝位及抗混疊濾波等預(yù)處理、模擬數(shù)字化轉(zhuǎn)換及亮度 /色度、水平 /垂直同步等信號(hào)的分離，實(shí)現(xiàn)模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字并行信號(hào) 碼流格式。 TVP5l50 可將基帶模擬 NTSC、 PAL 及 SECAM 視頻信號(hào)轉(zhuǎn)換成數(shù)字分量視頻信號(hào)，正常工作 時(shí)的功耗僅為 115 mW，售價(jià)比同系