【文章內(nèi)容簡介】 狀態(tài)機(jī)描述和波形描述 3種形式。電路原理圖方式描述比較直觀和高效，對綜合軟件的要求不高。在圖形的方式下定義好各個工作狀態(tài)，然后在各個狀態(tài)上輸入轉(zhuǎn)換條件以及相應(yīng)的輸入輸出，最后生成 HDL語言 描述，送去綜合軟件綜合到可編程邏輯器件的內(nèi)部。由于狀態(tài)機(jī)到 HDL語言有一種標(biāo)準(zhǔn)的對應(yīng)描述方式，所以這種輸入方式最后所能達(dá)到的工作速度和芯片利用率主要取決于綜合軟件；波形描述方式是基于真值表的一種圖形輸入方式，直接描述輸入與輸出的波形關(guān)系。這種輸入方式最后所能達(dá)到的工作速度和芯片利用率也是主要取決于綜合軟件。 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 8 2 總體設(shè)計思想 基本原理 鬧鐘系統(tǒng)的電路是由一個二十四進(jìn)制計數(shù)器和兩個六十進(jìn)制計數(shù)器組成的，能夠分別對時、分、秒進(jìn)行計時。秒計數(shù)器的計數(shù)時鐘 CLK 為 1Hz 的標(biāo)準(zhǔn)信號 。當(dāng)計時到 23 時 59分 59 秒時，再來一個計數(shù)脈沖，則計數(shù)器清零，重新開始計時。當(dāng)鬧鐘處于計時狀態(tài)時，秒計數(shù)器的進(jìn)位輸出信號作為分鐘計數(shù)器的計數(shù)信號，分鐘計數(shù)器的進(jìn)位輸出信號又作為小時計數(shù)器的計數(shù)信號。時、分、秒的計時結(jié)果通過 4 個數(shù)碼管來動態(tài)顯示。 當(dāng)鬧鐘處于計時狀態(tài)時，三個計數(shù)器允許計數(shù)；當(dāng)鬧鐘處于定時狀態(tài)時，可以設(shè)定時和分；當(dāng)計時到所設(shè)定的時刻時，驅(qū)動揚(yáng)聲器發(fā)出蜂鳴聲。 設(shè)計框圖 圖 數(shù)字鐘的一般組成框圖 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 9 3 數(shù)字鐘總體設(shè)計 分頻模塊 晶體振蕩器是構(gòu)成數(shù)字式時鐘的核心， 振蕩器的 穩(wěn)定度及頻率的精度決定了數(shù)字鐘計時的準(zhǔn)確程度， 它保證了時鐘的走時準(zhǔn)確及穩(wěn)定。 石英晶體的選頻特性非常好，只有某一頻率點的信號可以通過它， 本設(shè)計中我們采用50M晶振， 其它頻率段的信號均會被它所衰減，而且，振蕩信號的頻率與振蕩電路中的 R、C元件的數(shù)值無關(guān)。因此，這種振蕩電路輸出的是準(zhǔn)確度極高的信號。然后再利用分頻電路，將其輸出信號轉(zhuǎn)變?yōu)槊胄盘枺浣M成框圖如圖 。 圖 秒信號產(chǎn)生電路框圖 該模塊完成全局時鐘信號分頻輸出 1KHz、 4Hz 的三種時鐘信號，邏輯框圖如圖 所示。 圖 分頻模塊框圖 時鐘主控制模塊 該模塊 將分頻后的信號控制時鐘的正常走動 ，以及在相應(yīng)的功能 間的轉(zhuǎn)換 ， 包括鬧鐘功能和時間調(diào)整功能 。時間模塊模塊分為兩個小模塊：時間計數(shù)模塊、時間設(shè)置模塊；鬧鈴模式主要也有兩個小模塊構(gòu)成，即鬧鈴時間設(shè)置模塊，具體的鬧鈴設(shè)置時間精確到分鐘，以及鬧鈴響時設(shè)置模塊。 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 10 此模塊的邏輯框圖如 。 圖 主控模塊框圖 顯示模塊 數(shù)碼管 led 顯示需 7 位 2 進(jìn)制碼，采用程序譯碼方式，通過 switch 語句將要顯示的一個十進(jìn)制數(shù)據(jù)進(jìn)行轉(zhuǎn)換。 數(shù)碼管原理圖 數(shù)碼管顯示模塊主要是將主控 時鐘模塊的相關(guān)輸出信號送給數(shù)碼管和流水燈進(jìn)行顯示，但是數(shù)碼管是動態(tài)掃描過程，其掃描的周期要足夠的小才能真正不被人眼識別出來是動態(tài)掃描的過程。 動態(tài)掃描電路將計數(shù)器輸出的 8421BCD碼轉(zhuǎn)換為數(shù)碼管所需要的邏輯狀態(tài)，并且輸出數(shù)碼管的片選信號和位選信號。所謂動態(tài)掃描顯示方式是在顯示某一位 LED顯示塊的數(shù)據(jù)的時候，讓其它位不顯示，然后再顯示下一位數(shù)據(jù)，同時關(guān)閉其它顯示模塊。這樣做可以使每一個顯示塊顯示與自己相對應(yīng)的數(shù)據(jù)。只要保證每一位顯示的時間間隔不要太大，利用人眼的視覺暫留現(xiàn)象，就可以造成各位數(shù)據(jù)同時顯示的假象 。 此模塊 框圖如圖 。該模塊的輸入端口 clk是頻率為 50MHZ的時鐘信號，需要對其武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 11 進(jìn)行分頻為較低的信號才可以作為掃描的頻率，輸出端口 sel為控制的位選信號， data輸出的是段選信號。 圖 顯示模塊框 整體電路圖 圖 總體電路圖 整體 RTL 圖 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 12 圖 RTL 電路圖 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 13 4 仿真結(jié)果 分頻模塊 本系統(tǒng)使用的晶體振蕩器電路給數(shù)字鐘提供一個頻率穩(wěn)定準(zhǔn)確的 50MHz 的方波信號，其輸出至分頻電路。 經(jīng)分頻后輸出 4HZ的信號 CLK4hz、 1KHZ 用于報時模塊的輸入信號。該模塊的時序仿真圖如圖 所示，滿足設(shè)計要求。 圖 分頻模塊仿真圖 計數(shù)模塊 模塊功能為正常計時，即每秒鐘讀一次數(shù)，秒表加 1，秒計時滿 60 進(jìn) 1 給分計時，分計時滿 60 進(jìn) 1 給小時計時，小時計時滿 24 清零。從功能上講分別為模 60 計數(shù)器，模 60計數(shù)器和模 24 計數(shù)器。秒時鐘的仿真波形圖如圖 所示， 在 mode 為 0 的情況下，時鐘正常走動，在秒鐘為 59 后，秒鐘回 0，分鐘進(jìn) 1， 仿真圖滿足設(shè)計的要求。 圖 秒、分仿真波形 秒、分、時都是八位的輸出，具體的時序如下圖 所示 圖 秒分時內(nèi)部時序 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 14 圖 秒內(nèi)部時序 鬧鐘 模塊功能為設(shè)置鬧鈴的分鐘和小時， 先按 mode，使其為 1， 設(shè)置的時候由 turn 控制調(diào)整分鐘及調(diào)整小時之間的切換， 其中 led3 亮表示調(diào)整的是分鐘，而 led5 亮表示調(diào)整的是時鐘， 每按一次 change，所調(diào)整的計數(shù)器加 1，分鐘計數(shù)器滿 60 清零，小時計數(shù)器滿 24 清零。 鬧鐘設(shè)置成功時會點亮 led8，每次按 mode，當(dāng)其為 1 時，會顯示設(shè)置的鬧鐘時間。 鬧鐘設(shè)置波形 如圖所示， mode 為 1 時，秒鐘停止走動， turn 為低電平期間， hour 的值隨著 change的下降沿加一，在 turn 為高電平時， min 的值隨 change 的下降沿加一。 然后再將 mode 調(diào)回 0，時鐘走到所定的時間，鬧鐘鈴音響，鬧鐘音為持續(xù) 20 秒的急促的 “滴滴滴 ”聲，此時若按住 change 鍵，會屏蔽鬧鐘音。 圖 鬧鐘響鈴波形 圖 被 change 屏蔽的報時波形 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 15 調(diào)整時鐘 模塊功能為修正分鐘和小時時間以及秒鐘的精確調(diào)整清零。由 turn 控制調(diào)整分鐘和調(diào)整小時之間的切換，每按一下 change 所調(diào)整的計數(shù)器加 1，分鐘計數(shù)器滿 60 清零，小時計數(shù)器滿 24 清零；秒種的精確調(diào)整清零具體為在正常計時的情況下，長時間按 住 turn，即可使秒鐘清零，進(jìn)行精確調(diào)時。 圖 調(diào)整時鐘波形 顯示電路 動態(tài)掃描電路將計數(shù)器輸出的 8421BCD 碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且輸出數(shù)碼管的片選信號和位選信號。所謂動態(tài)掃描顯示方式是在顯示某一位 LED 顯示塊的數(shù)據(jù)的時候，讓其它位不顯示，然后在顯示下一位的數(shù)據(jù)，同時關(guān)閉其他顯示塊。這樣做可以使每一個顯示塊顯示與自己相對應(yīng)的數(shù)據(jù)。只要保證每一位顯示的時間間隔不要太大，利用人眼的視覺暫留的現(xiàn)象，就可以造成各位數(shù)據(jù)同時顯示的假象。一般每一位的顯示時間為1~10ms。 動態(tài)掃描邏輯 框圖如圖 所示。該模塊的輸入端口 DISCLK 是頻率為 500HZ 的掃描時鐘，故每一位顯示的時間為 2ms，需要掃描 8 個數(shù)碼管，故顯示間隔為 20ms。由分頻模塊提供；輸出端口 DATA[6..0]動態(tài)輸出掃描的數(shù)據(jù)；端口 SEL[2..0]輸出數(shù)碼管的片選信號。 圖 動態(tài)掃描邏輯框圖 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 16 5 心得及體會 在此次的數(shù)字鐘設(shè)計過程中，更進(jìn)一步地熟悉有關(guān)數(shù)字電路的知識和具體應(yīng)用。學(xué)會了利 QuarterII 軟件進(jìn)行原理圖的繪制，硬件描述語言 Verilog HDL 的編寫，程序的仿真等工作。并能根據(jù)仿真結(jié)果分析設(shè)計的存在 的問題和缺陷，從而進(jìn)行程序的調(diào)試和完善。 在設(shè)計電路中，往往是先仿真后連接實物圖，但有時候仿真和電路連接并不是完全一致的，例如在對具體模塊的仿真的過程中，往往沒有考慮到整體設(shè)計的層面以及與上下模塊接口的設(shè)計。再加上器件對信號的延時等問題，實際下載到實驗箱上后會出現(xiàn)一系列的問題，因此仿真圖和電路連接圖還是有一定區(qū)別的。 本次簡易電子鐘設(shè)計實驗，對于 Verilog 語言的學(xué)習(xí)與應(yīng)用，可以說是一次很好的鍛煉機(jī)會，在設(shè)計過程中，汲取了諸多經(jīng)驗教訓(xùn)，深刻體會到一個小小的錯誤可能會給整個程序所帶來的嚴(yán)重后果。所以，在以后 的學(xué)習(xí)及程序設(shè)計當(dāng)中，我們一定要倍加小心，在程序出現(xiàn)不正常運(yùn)行的情況下要耐心調(diào)試，盡量做到精益求精。 此次的數(shù)字鐘設(shè)計重在于按鍵的控制和各個模塊代碼的編寫，雖然能把鍵盤接口和各個模塊的代碼編寫出來，并能正常顯示，但對于各個模塊的優(yōu)化設(shè)計還有一定的缺陷和不足。總的來說，通過這次的設(shè)計實驗更進(jìn)一步地增強(qiáng)了實驗的動手能力，對數(shù)字鐘的工作原理也有了更加透徹的理解。在本設(shè)計調(diào)試過程中遇到了一些問題 ， 當(dāng)程序下載到實驗箱上后，數(shù)碼管