基于vhdl的電子鬧鐘設(shè)計(編輯修改稿)
2025-07-24 18:58 本頁面
【文章內(nèi)容簡介】 m220:process(clk,sec1,sec2,md1,md2)beginif clk39。event and clk=39。139。 thenif min2=1001and (sec1=0101 and sec2=1001)thenmin2=0000。elsif min2=1001and (md1=39。039。 and md2=00)thenmin2=0000。else if (sec1=0101 and sec2=1001) or(md1=39。039。 and md2=00)thenmin2=min2+1。end if。end if。end if。end process m220。秒十位 s110:process(clk)beginif clk39。event and clk=39。139。 thenif (sec1=0101 and sec2=1001)thensec1=0000。else if sec2=1001thensec1=sec1+1。end if。end if。end if。end process s110。秒個位 s220:process(clk)beginif clk39。event and clk=39。139。 thenif sec2=1001 thensec2=0000。else sec2=sec2+1。end if。end if。end process s220。時間設(shè)置小時部分 sethour1:process(clk,seth2)beginif clk39。event and clk=39。139。 thenif seth1=0010and seth2=0011 thenseth1=0000。elsif seth2=1001 thenseth1=seth1+1。end if。end if。end process sethour1。sethour2:process(clk,md1,md2,seth1)beginif clk39。event and clk=39。139。 thenif (seth1=0010and seth2=0011)or seth2=1001thenseth2=0000。elsif md1=39。139。 and md2=00 thenseth2=seth2+1。end if。end if。end process sethour2。時間設(shè)置分鐘部分 setmin1:process(clk,setm2)beginif clk39。event and clk=39。139。 thenif setm1=0101and setm2=1001thensetm1=0000。elsif setm2=1001thensetm1=setm1+1。end if。end if。end process setmin1。setmin2:process(clk,md1,md2)beginif clk39。event and clk=39。139。thenif setm2=1001thensetm2=0000。elsif md1=39。139。 and md2=01thensetm2=setm2+1。end if。end if。end process setmin2。鬧鈴speaker:process(clk,hou1,hou2,min1,min2)beginif clk39。event and clk=39。139。thenif seth1=hou1 and seth2=hou2 and setm1=min1 and setm2=min2 thenclken=39。139。else clken=39。039。end if。end if。end process speaker。disp:process(md1,hou1,hou2,min1,min2,sec1,sec2,seth1,seth2,setm1,setm2)beginif md1=39。039。 then計時時間顯示和設(shè)置模式h1=hou1。h2=hou2。m1=min1。m2=min2。s1=sec1。s2=sec2。else 鬧鈴時間現(xiàn)實和設(shè)置模式h1=seth1。h2=seth2。m1=setm1。m2=setm2。s1=1111。s2=1111。end if。end process disp。end one。3）樂曲演奏模塊：LIBRARY IEEE。USE 。USE 。ENTITY Speakera IS PORT ( clk : IN STD_LOGIC。 Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0)。 SpkS : OUT STD_LOGIC )。END。ARCH
高考資料相關(guān)推薦
鄂ICP備17016276號-1