【文章內(nèi)容簡介】 具有良好的向下兼容性。操作系統(tǒng)在檢測到全速USB設(shè)備接入時(shí)，會(huì)自動(dòng)按照12Mb/s的速率進(jìn)行傳輸，而其他高速USB設(shè)備并不會(huì)因?yàn)槿僭O(shè)備的連接而減慢它們的傳輸速率，它們?nèi)钥衫^續(xù)使用480Mb/s的速率進(jìn)行高速傳輸。USB的眾多優(yōu)勢(shì)使它的應(yīng)用越來越廣泛，一些業(yè)界人士預(yù)測，未來的PC將是一個(gè)密封設(shè)備，所有外設(shè)都將通過USB或其他外部接口連接。本課題就是在順應(yīng)主流趨勢(shì)情況下。 USB的接口標(biāo)準(zhǔn)USB總線協(xié)議USB總線實(shí)際上是一種查詢方式的總線，由主機(jī)控制端口初始化所有的數(shù)據(jù)傳輸，每條總線可最多傳送三個(gè)數(shù)據(jù)包。按照傳輸前制定的原則，在每次傳送開始時(shí)，主機(jī)控制器發(fā)送一個(gè)包括描述傳輸動(dòng)作的種類、方向、USB設(shè)備地址和終端號(hào)的USB數(shù)據(jù)包，這個(gè)數(shù)據(jù)包通常被稱為令牌包(token packet)，指引USB設(shè)備從解碼后的數(shù)據(jù)包中對(duì)應(yīng)位置取出屬于自己的數(shù)據(jù)。在傳輸開始時(shí)，由標(biāo)志包來標(biāo)志數(shù)據(jù)的傳輸方向，然后發(fā)送端開始發(fā)送數(shù)據(jù)包或進(jìn)行空操作；而接收端在收到數(shù)據(jù)包之后，相應(yīng)地發(fā)送一個(gè)握手?jǐn)?shù)據(jù)包以表明傳送是否成功。發(fā)送端和接收端之間的USB數(shù)據(jù)傳輸路徑，可視為主機(jī)和設(shè)備之間的一個(gè)通道，它有數(shù)據(jù)流通道和消息通道兩種類型。數(shù)據(jù)流通道沒有USB所定義的幀結(jié)構(gòu)，而與數(shù)據(jù)帶寬、傳送服務(wù)類型，端口特性（如方向和緩沖區(qū)大?。┯嘘P(guān)；信息通道即缺省控制通道，它為USB設(shè)備的設(shè)置、查詢狀況和輸入/輸出控制信息提供傳輸路徑。傳輸預(yù)處理中允許一些流通道完成流控制，對(duì)于硬件來說，流控制是為了防止數(shù)據(jù)緩沖區(qū)溢出，可以使用不確認(rèn)握手信號(hào)（NAK）限制數(shù)據(jù)傳輸?shù)乃俾省AK信號(hào)結(jié)束后，在總線空閑時(shí)，將重新嘗試之前的傳輸，流控制機(jī)制允許建立靈活的操作計(jì)劃，從而可使不同性質(zhì)的流通道同時(shí)傳送不同大小的數(shù)據(jù)包。USB總線的數(shù)據(jù)傳輸模式在USB體系結(jié)構(gòu)中有四種基本的數(shù)據(jù)傳輸模式：控制傳輸、批量傳輸、中斷傳輸和同步傳輸。在本課題中，我們選用批量傳輸方式進(jìn)行接口通信。批量傳輸適合于傳輸大量的，對(duì)傳輸時(shí)間和傳輸速率均無要求的數(shù)據(jù)。當(dāng)USB總線帶寬緊張時(shí)，它會(huì)為其它傳輸類型讓出自己所占用的帶寬，而其本身將被延遲，這時(shí)批量傳輸?shù)膫鬏斔俾屎艿?，傳輸時(shí)間也比較長；當(dāng)USB總線空閑時(shí)，它會(huì)以很快的速率傳輸，其傳輸時(shí)間很短。總之，批量傳輸可以發(fā)送大量數(shù)據(jù)而不會(huì)堵塞USB總線，但其傳輸時(shí)間和傳輸速率得不到保證。另外，它還采用差錯(cuò)控制和重試機(jī)制來確保數(shù)據(jù)傳輸?shù)恼_性。USB總線拓?fù)浣Y(jié)構(gòu)USB總線連接了USB設(shè)備和USB主機(jī)，USB設(shè)備間的物理連接為星型結(jié)構(gòu)。USB集線器是在星型結(jié)構(gòu)的中心，節(jié)點(diǎn)之間以點(diǎn)到點(diǎn)方式連接（從主機(jī)到集線器或其功能部件，或從集線器到集線器或其功能部件），在圖41中我們可以看出，在USB總線的拓?fù)浣Y(jié)構(gòu)主要包括USB主機(jī)和USB設(shè)備兩部分。圖41 USB總線拓?fù)浣Y(jié)構(gòu)l USB主機(jī)：在整個(gè)USB系統(tǒng)中只允許有一個(gè)主機(jī)。主計(jì)算機(jī)系統(tǒng)的接口稱USB主控制器，這里USB主控制器可以是硬件、固件或軟件的聯(lián)合體。而根集線器是集成在主機(jī)系統(tǒng)中的，它可以提供一個(gè)或更多的接入端口。l USB設(shè)備主要包括以下兩個(gè)部分：集線器：提供用以訪問USB總線的更多的接入點(diǎn)。功能設(shè)備：向系統(tǒng)提供特定的功能，如ISDN連接設(shè)備、鼠標(biāo)、顯示器等。一個(gè)USB設(shè)備要正常工作，必須滿足以下條件：支持USB協(xié)議、可以對(duì)諸如配置和復(fù)位等標(biāo)準(zhǔn)的USB操作做出響應(yīng)、具有標(biāo)準(zhǔn)的描述符消息。USB總線通信原理一個(gè)主機(jī)和設(shè)備的簡單連接需要一系列的層次和實(shí)體之間的交互，USB總線接口層在主機(jī)和設(shè)備之間提供物理、信號(hào)和包的關(guān)聯(lián)；USB設(shè)備層表示USB系統(tǒng)程序?qū)崿F(xiàn)對(duì)一個(gè)設(shè)備進(jìn)行的USB操作；功能層通過匹配的客戶服務(wù)程序?qū)犹峁└郊拥墓δ芙o主機(jī)。設(shè)備和功能層中各自都有邏輯通信，但實(shí)際的USB數(shù)據(jù)傳輸是通過USB總線接口層來實(shí)現(xiàn)的，如圖42所示。圖42 USB主機(jī)和設(shè)備的交互結(jié)構(gòu)在應(yīng)用程序與一個(gè)設(shè)備通信之前，主機(jī)需要知道設(shè)備支持哪些傳輸類型和終端，也必須分配一個(gè)地址給設(shè)備，主機(jī)通過一個(gè)被稱為列舉（Enumeration）的信息交換來完成這些工作。 在本設(shè)計(jì)的接口電路中,我們選擇Cypress公司的EZUSB FX2系列USB總線接口控制芯片中的CY7C68013為核心,其內(nèi)部結(jié)構(gòu)如下圖43所示。該協(xié)議控制芯片內(nèi)含一個(gè)增強(qiáng)型8051微控制器,負(fù)責(zé)對(duì)整個(gè)USB總線的通信過程進(jìn)行控制以及通信中的任務(wù)調(diào)度；另外其中還包括一個(gè)USB串行接口引擎(SIESerial Interface Engine),以及I/O端口、RAM、FIFO、定時(shí)器和鎖相環(huán)（PLL）等部分[12]。圖43 CY7C68013芯片內(nèi)部結(jié)構(gòu)圖采用CY7C68013接口芯片使設(shè)計(jì)更加靈活,方便升級(jí)。 ,只需要在軟件配置方面稍作修改, 即可從USB (12M b/s)升級(jí)到USB (480M b/s)。此外,該USB總線接口控制芯片的配置具有極大的靈活性,對(duì)于不同的應(yīng)用,其硬件設(shè)計(jì)也沒有太大區(qū)別,即使將來用戶的需求出現(xiàn)較大變化,也只需修改軟件即可滿足需要,真正實(shí)現(xiàn)了所謂的“Soft Solution”。具體表現(xiàn)在：PC讀取數(shù)據(jù)和接口板的控制是通過應(yīng)用軟件實(shí)現(xiàn)的；USB總線接口控制芯片CY7C68013的運(yùn)行控制是通過嵌入式的增強(qiáng)的8051微控制器實(shí)現(xiàn)的。它的運(yùn)行代碼在每次啟動(dòng)時(shí),通過USB總線從PC端下載到芯片的RAM中執(zhí)行,要改變芯片的運(yùn)行方式,只需修改PC端的下載代碼即可。這樣系統(tǒng)軟件修改和功能升級(jí)更加靈活,也省掉了外接ROM,使電路更加簡潔、可靠。CY7C68013接口芯片在本設(shè)計(jì)的主要作用是[13]：l 完成同主機(jī)數(shù)據(jù)的交換傳輸。l 處理USB請(qǐng)求，如設(shè)備復(fù)位，讀取描述符等等。l 完成設(shè)備的列舉與重列舉。l 控制外部電路，并與外部電路接口。如中斷處理，端點(diǎn)FIFO的控制等。 CY7C68013與CPLD的連接原理CY7C68013接口芯片具有主機(jī)模式和slave FIFO模式兩種接口方式，下面我們將重點(diǎn)介紹本系統(tǒng)采用的slave FIFO模式。芯片工作在該模式時(shí)，USB接口和外圍電路直接共享FIFO存儲(chǔ)器，這時(shí)，增強(qiáng)型8051內(nèi)核可不參與數(shù)據(jù)傳輸，但可通過FIFO或RAM的方式訪問所傳輸?shù)臄?shù)據(jù)，F(xiàn)IFO與USB之間的傳輸以數(shù)據(jù)包的形式實(shí)現(xiàn)。FX2的slave FIFO工作方式可設(shè)為同步或異步；其工作時(shí)鐘為內(nèi)部產(chǎn)生或外部輸入兩種可選配置；其它控制信號(hào)也可靈活地被設(shè)置為高有效或低有效。在本系統(tǒng)中采用外部時(shí)鐘驅(qū)動(dòng)的同步傳輸模式，響應(yīng)PC機(jī)的命令切換到slave FIFO接收CPLD一側(cè)的并行數(shù)據(jù)流，這樣較好地解決了在高速數(shù)據(jù)傳輸中，微處理器參與端點(diǎn)“FIFO”與外圍電路間的數(shù)據(jù)傳輸而造成的系統(tǒng)帶寬瓶頸問題，有關(guān)的硬件電路如圖44所示。圖44中展示了本系統(tǒng)中USB接口與CPLD硬件連接電路原理圖[14][15][16]，需要特別注意的是，EZUSB FX2的I2C接口信號(hào)線SCL和SDA都是漏極開路輸出和遲滯輸入的。在使用時(shí)，不論其是否外接I2C設(shè)備，以使CY7C68013能正確完成列舉和重列舉。當(dāng)FX2上電后，其內(nèi)部的鎖相環(huán)電路大約需要200us的時(shí)間才能穩(wěn)定，因此需要在芯片的復(fù)位管腳RESET上連接一個(gè)RC電路，以提供有效的復(fù)位信號(hào)。圖44 USB接口芯片與CPLD硬件電路 具體模塊電路設(shè)計(jì)與介紹復(fù)位電路CY7C68013內(nèi)核為8051內(nèi)核，復(fù)位方式為低電平復(fù)位，如圖45的常用復(fù)位電路，當(dāng)FX2上電后，其內(nèi)部的鎖相環(huán)電路大約需要200us的時(shí)間才能穩(wěn)定，因此需要在芯片的復(fù)位管腳RESET上連接一個(gè)RC電路，以提供有效的復(fù)位信號(hào)。圖45 復(fù)位電路晶振電路如圖46 CY7C68013通過外接24M晶振，為芯片提供時(shí)鐘，外加兩個(gè)20pF的振蕩電容。在設(shè)計(jì)印制板電路（PCB）時(shí)，外接晶振CY應(yīng)該盡可能地靠近CY7C68013芯片，且引腳連線要盡可能短，外接振蕩電容的誤差不能超過177。5%，否則會(huì)導(dǎo)致頻率偏移或不起振。圖46 晶振電路電源濾波電路因?yàn)镃Y7C68013和EPM7128都有幾個(gè)電源和地，為了防止干擾，濾除來自電源的高頻噪音，,如圖47。圖47 電源濾波電路電源選擇電路本設(shè)計(jì)提供了兩種供電方式：USB總線供電和外部電源供電，它們也可以同時(shí)供電。如圖48：JD3為外部電源輸入端，JD2為電源選擇腳，兩個(gè)LED分別指示外部電源和USB總線電源。圖48 供電電路方式選擇電路電源變換電路由于系統(tǒng)各個(gè)部分需要的供電電壓不同，設(shè)計(jì)了如圖49的電源變換電路，給CY7C68013供電，另外，由于心電信號(hào)采集的前端電路，需要177。12V和+5V電源，同時(shí)為了隔離模擬部分和數(shù)字部分，設(shè)計(jì)中使用了一塊DCDC轉(zhuǎn)換器SR5D12S5，它的輸入為+5V，輸出包括: 177。12V、+5V，且電路簡單，電壓穩(wěn)定，電流能夠滿足系統(tǒng)要求。圖49 電源變換電路光電隔離電路在A/D轉(zhuǎn)換之后，加入了如圖410的光電隔離電路，使用的是常用的光偶TLP521，作為數(shù)字光電耦合器，其外部只需很少的器件，內(nèi)部的光電晶體管工作在開關(guān)狀態(tài)，因此不受非線性和溫漂的影響，從而提高了整個(gè)系統(tǒng)的線性度和精度，同時(shí)它將整個(gè)電路隔離成數(shù)字部分與模擬部分，相應(yīng)地，電路中各部分使用獨(dú)立的電源和地，從而降低了模塊之間的干擾，提高了電路的整體性能。圖410 光電隔離電路AD轉(zhuǎn)換電路本系統(tǒng)采用了Microchip公司生產(chǎn)的4通道12位的逐次逼近串行A/D轉(zhuǎn)換器MCP3204。這種多路模擬開關(guān)與A/D轉(zhuǎn)換合二為一的器件比通常的分立器件在抗干擾方面的性能更佳。特別是通道轉(zhuǎn)換動(dòng)作引入的尖峰噪聲幾乎為零。其100KHz的轉(zhuǎn)換速度完全可以達(dá)到本系統(tǒng)對(duì)生物信號(hào)采集的要求，而且工耗很低，工作電流400μA，靜態(tài)電流500nA，完全適用于便攜式設(shè)備開發(fā)。在本系統(tǒng)中，信號(hào)采集的放大電路已具備了較高的共模抑制比，所以將A/D設(shè)置為單端工作方式，這樣可以并行接入最多4個(gè)通道的信號(hào)，具體電路如圖411。圖411 A/D轉(zhuǎn)換電路之所以選擇MCP3204，除了它具備以上優(yōu)點(diǎn)外，還因?yàn)樗捎肧PI接口總線通訊，使得只需少量的光電耦合器就可以完成隔離電路，也使數(shù)據(jù)采集更加方便；并且它幾乎無外圍器件，便可以工作，從而減少了由外圍器件引入的干擾和誤差。CPLD下載電路CPLD下載使用了常用的JTAG 方式下載，如圖412，此方式電路簡單，能夠方便地進(jìn)行在線下載。圖412 CPLD下載電路 USB接口軟件開發(fā) CPLD控制A/D轉(zhuǎn)換程序設(shè)計(jì)本系統(tǒng)使用的是串行A/D（MCP3204），與并行A/D相比，其通訊時(shí)序較為復(fù)雜，其工作時(shí)序如圖413。圖413 MCP3204時(shí)序用VHDL編寫的MCP3204配置進(jìn)程如下：process(CLK) write configuration word and procduce CS singal in risng edge begin AD work state if(CLK39。event and CLK=39。039。) then case count_cfg is when 0000= ad_cs=39。039。 ad_in=39。139。 start bit count_cfg=0001。 when 0001= ad_in=39。139。 SGL=1 count_cfg=0010。 when 0010= ad_in=39。039。 D2 count_cfg=0011。 when 0011= ad_in=39。039。 D1 count_cfg=0100。 when 0100= ad_in=39。039。 D0 count_cfg=0101。 when 0101= count_cfg=0110。 sample time when 0110= count_cfg=0111。 null bit when 0111=ad_output=39。039。 start rececvie AD data if(end_of_rec = 39。039。) then count_cfg=0000。 null bit end ad_cs=39。139。 ad_output=39。139。 end if。 when others=count_cfg=0000。 end case。 end if。 end process。在此進(jìn)程中，首先是通過控制時(shí)鐘CLK啟動(dòng)進(jìn)程，然后在CASE語句內(nèi)部修改配置計(jì)數(shù)器count_cfg，一步一步地進(jìn)行控制信號(hào)的輸入。當(dāng)配置信息完全輸入到MCP3204中后