【文章內(nèi)容簡介】 下分支轉(zhuǎn)移的可編程靜態(tài)分支預(yù)測；取指單元每周期可從指令 Cache 取 2 條指令；1個 6 口的指令隊列提供了預(yù)知將來的能力；帶前饋功能的獨立流水線減少了硬件的數(shù)據(jù)相關(guān)；4 路組相關(guān)、物理映射的 16K 字節(jié)的數(shù)據(jù)Cache；LRU 置換算法；4 路組相關(guān)、物理映射的 16K 字節(jié)的指令Cache；LRU 置換算法；以每頁或每塊為基準，可編程 Cache 回寫或直寫操作；52 位虛擬地址，32 位物理地址。提高系統(tǒng)性能的便捷性帶 Burst 傳輸功能的 32 或 64 位分離事務(wù)外部數(shù)據(jù)總線；支持一級地址流水和亂序總線事務(wù)。PowerPC603R 是采用0．5μm CMOS 四層鋁工藝，集成了 260 萬晶體管的高速(主頻達 133 M)、超標量、低功耗(3．3 V 功耗不大于 4 W)32 b RISC 微處理器。PowerPC603R 每周期可以發(fā)出 3 條指令，執(zhí) 行 5 條指令，多數(shù)指令屬于單周期執(zhí)行，所有的單精度浮點操作、多數(shù)雙精度浮點操作都采用流水線方式體現(xiàn)其高性能、超標量的特點；PowerPC603R 具有 5 個獨立的流水線執(zhí)行單元(分支處理單元、整型單元、浮點單元、讀出/寫入單元和系統(tǒng)寄存器單元)和 2 個寄存器文件(32 個 64 b GPRS 和 32 個 64 b FPRS)．PowerPC603R 具有強大的指令和數(shù)據(jù)處理能力，采用分開的 16 k 四路組相連的數(shù)據(jù) CACHE 和指令 CACHE 使得數(shù)據(jù)訪問和指令的提取可以出現(xiàn)在同一周期之中，取指令單元每周期可以從 CACHE 取 2 條指令，指令隊列可以存放 6 條指令，對于未解決的條件轉(zhuǎn)移進行可編程靜態(tài)轉(zhuǎn)移預(yù)測而且采用可編程寫回(writeback)和寫透(wirtethrough)策略，PowerPC603R 具有 52 b 虛擬地址和 32 b 物理地址，地址轉(zhuǎn)換具有 4 k的頁空間、不同的塊的大小和 256 M 的段空間，在 PowerPC603R 中采用一個 64 組兩路組相連 ITLB 和 DTLB，而且通過快速捕獲裝置支持軟件江南大學繼續(xù)教育學院?？普撐谋砀癫檎也僮骱透?；在提高系統(tǒng)性能方面 PowerPC603R 具有一個帶“猝發(fā)”(burst)轉(zhuǎn)換的 32 或 64b 的分批處理外部數(shù)據(jù)總線而且支持一級地址流水和亂序的處理；在內(nèi)置電源管理方面 PowerPC603R 采用3．3 V 的低比，PowerPC603R 具有 3 種節(jié)電模式(DOZE/NAP/SLEEP)。PowerPC603R 低功耗技術(shù)的使用動態(tài)功耗管理的設(shè)計在 PowerPC603R 中動態(tài)功耗管理模式是由軟件實現(xiàn)的，在正常的工作狀態(tài)下空閑的功能單元會受軟件控制進入低能耗狀態(tài)而不影響性能、軟件執(zhí)行或外部硬件。動態(tài)功耗管理邏輯會自動操縱時鐘再生器使處于空閑狀態(tài)的功能塊的時鐘關(guān)斷并 v 且禁止寄存器值的改變從而使平均功耗減少，試驗表明使用動態(tài)管理功耗設(shè)計的 603R能使其功耗減少 15％。 時鐘再生器的動態(tài)功耗管理設(shè)計 PowerPC603的時鐘再生器及其時序關(guān)系。該時鐘電路的 3 個輸出分別是主鎖存時鐘C1，從鎖存時鐘 C2 和掃描端口時鐘 ACLK。 GCLK 是整個片內(nèi)時鐘分布樹中的全局時鐘信號；OVERRIDE 能夠使局部電路的 GCLK 關(guān)斷，該控制信號也是用于靜態(tài)功耗管理模式以減小時鐘功耗；C1＿TEST，C2＿TEST和 SCAN＿C1 是檢測時鐘輸入和控制信號；WAITCLK 是集成于所有時鐘再生器之間的信號；C1＿FREEZE 和 C2＿FREEZE 是時鐘再生器的 2 個“凍結(jié)”(freeze)信號，該信號用于局部電路的動態(tài)功耗管理，當這 2個信號處于有效狀態(tài)時能夠迫使時鐘信號處于低電平，停止相應(yīng)功能單元的時鐘信號從而實現(xiàn)節(jié)省功耗的目的，以下將從 603R 是如何“凍結(jié)”相應(yīng)單元的時鐘信號來討論其動態(tài)功耗技術(shù)。中可以看出其時序關(guān)系。執(zhí)行單元的動態(tài)功耗管理 PowerPC603R 的每一個執(zhí)行單元具有單獨的時鐘輸入，根據(jù) clockbyclock 自動控制，而且 CMOS 電路在不翻轉(zhuǎn)的狀態(tài)下其功耗是可以忽略的，所以可以通過停止單個執(zhí)行單元的時鐘對每一個執(zhí)行單元進行獨立的動態(tài)功耗管理。根據(jù)已經(jīng)存在的指令分派和執(zhí)行的邏輯對動態(tài)功耗管理進行控制，其中主要是通過基于流水線級或分配到某一單元特定指令的時鐘“凍結(jié)”分布邏輯進行動態(tài)功耗管理。以讀出/寫入(LSU)執(zhí)行單元為例，寫入流水的最后一級是一個完成的寫入隊列，該隊列一直保持寫入狀態(tài)直到 CACHE 可利用或者出現(xiàn)讀出相關(guān)PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計13性，因此一個寫入狀態(tài)可能在完成的寫入隊列當中保留一段時間，但是盡管如此 603R 可能凍結(jié)寫入流水線中的其他級。603R 的執(zhí)行單元是根據(jù)分配給某一單元的特定指令來“凍結(jié)”時鐘，比如系統(tǒng)寄存器(SRU)單元，SRU 只有一個單周期的執(zhí)行級但卻管理著許多的寄存器，只有當該寄存器被修改時其時鐘才處于有效狀態(tài)，而此時該單元中其他寄存器的時鐘卻保持“凍結(jié)”狀態(tài)。給出了每一執(zhí)行單元的空閑百分比，可以看出，在實際應(yīng)用當中每一個執(zhí)行單元在相當大的百分比時間內(nèi)是空閑的，所以在其空閑時間內(nèi)“凍結(jié)”其時鐘可以有效地減少執(zhí)行單元的平均功耗。CACHE 和 MMU 的動態(tài)功耗管理 603R 的模塊化 CACHE 確保當CACHE 不命中出現(xiàn)時所有其他的讀寫操作都被延遲直到不命中的數(shù)據(jù)由內(nèi)存返回。在等待數(shù)據(jù)的這段時間(根據(jù)存儲器的執(zhí)行時間和處理機與總線時鐘的比率該時間可以達到很多時鐘周期)內(nèi) CACHE 和 MMU 處于閑置狀態(tài)，因此可以運用動態(tài)管理邏輯使其時鐘處于禁止狀態(tài)，從而達到節(jié)省功耗的目的。(1) 數(shù)據(jù) CACHE 的動態(tài)功耗管理對于所有的單拍或者“猝發(fā)”(burst)式讀存儲器，在等待不命中數(shù)據(jù)的情況下動態(tài)功耗管理會“凍結(jié)”數(shù)據(jù)CACHE 所有的時鐘再生器。如果 CACHE 的不命中需要寫回到存儲器或者“擲出”(castout)，那么動態(tài)功耗管理將會在“擲出”完成之后凍結(jié)時鐘，反之如果 CACHE 不命中就不需要“擲出”，動態(tài)功耗管理將會在不命中的地址被送到總線接口單元之后立即凍結(jié)時鐘直至數(shù)據(jù)由存儲器返回。對于“猝發(fā)”讀出數(shù)據(jù)的每一拍來講時鐘都被自動置于“使能”(enabled)狀態(tài)。如果在數(shù)據(jù)拍(data beats)之間有許多的處理機時鐘，那么在每一拍之間都會凍結(jié)時鐘。(2) 指令 CACHE 的動態(tài)功耗管理對于指令 CACHE 來說，所有的“猝發(fā)”式或者單拍讀存儲器，動態(tài)功耗管理都會“凍結(jié)”其時鐘。由于指令CACHE 不包括修改狀態(tài)，所以只要省去數(shù)據(jù) CACHE 狀態(tài)機中的“擲出”(castout)部分就是指令 CACHE 動態(tài)功耗管理的狀態(tài)機，從而可以看到指令 CACHE 的空閑時間百分比。(3) MMU 的動態(tài)功耗管理對于任何的“猝發(fā)”或者單拍讀操作，指令和江南大學繼續(xù)教育學院?？普撐臄?shù)據(jù) MMU 的時鐘都被“凍結(jié)”。因為 MMU 只有在初始化查找、非監(jiān)控以及從存儲器讀數(shù)據(jù)拍時是處于工作狀態(tài)的，所以在全部 CACHE 不命中的情況下，MMU 的時鐘都是“凍結(jié)”的。然而當時鐘處于凍結(jié)狀態(tài)下的時候可能出現(xiàn)系統(tǒng)寄存器單元讀寫 MMU，如果檢測到這種狀況動態(tài)功耗管理單元就會釋放相應(yīng)“凍結(jié)”的時鐘直到下一個功耗節(jié)省狀態(tài)的出現(xiàn)。靜態(tài)功耗管理的設(shè)計 603R 在閑置狀態(tài)時，其靜態(tài)功耗管理模式允許功耗管理軟件或者操作系統(tǒng)將處理機帶入低功耗模式。603R 提供 3 種靜態(tài)功耗管理模式：瞌睡(DOZE)、昏睡(NAP)和沉睡(SLEEP)，這 3 種模式通過設(shè)置機器狀態(tài)寄存器(MSR)和硬件實現(xiàn)寄存器 0(HID0)中的位來編程控制。一旦進入上述 3 種低功耗模式中的任意一種，603R 就會完成所有未解決的指令，致使在特定模式下不需要執(zhí)行的功能單元的時鐘關(guān)斷而進入“靜止”狀態(tài)，要想跳出相應(yīng)的低功耗模式需要有外部干擾使“喚醒”信號處于使能狀態(tài)，這樣 603R 才會跳入相應(yīng)干擾矢量的地址從而繼續(xù)執(zhí)行指令。603R 這 3 種低功耗模式之間不能直接轉(zhuǎn)換而必須先進入全功耗模式(內(nèi)部功能單元完全以處理器時鐘速度工作)再跳入其他低功耗模式。瞌睡模式(DOZE)：瞌睡模式允許 603R 在節(jié)省功耗的狀態(tài)下保持CACHE 的一致性，該模式下“探測”(snoop)邏輯和數(shù)據(jù) CACHE 處于有效狀態(tài)，以確保對總線的探測能夠正常進行。如果在瞌睡模式下出現(xiàn)探測命中就會出現(xiàn)必要的 CACHE 更新和探測寫回總線操作。在瞌睡模式下603R 的所有功能單元除時間基數(shù)/減量寄存器和總線探測邏輯之外都被禁止。在該模式下外部異步中斷、系統(tǒng)管理異常事件、遞減異常事件、軟硬復(fù)位及其檢查都會使 603R 進入完全供電。處于瞌睡的 603R 保持PLL 處于完全供電狀態(tài)，并鎖住系統(tǒng)外部時鐘輸入(SYSCLK)，因而處理器完全供電的事務(wù)僅需幾個周期［2，4］?；杷Ｊ?NAP)：在昏睡模式下只有時間基數(shù)寄存器和 PLL(鎖相環(huán))處于加電狀態(tài)，在該模式下 CACHE 的一致性不能夠被維持，所以在該狀態(tài)下如果要改變存儲器系統(tǒng)程序，在進入昏睡模式之前就必須刷新數(shù)據(jù)CACHE。與瞌睡模式相比昏睡模式通過禁止數(shù)據(jù) CACHE 和總線探測更進PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計15一步降低功耗。當 603R 接收外部異步中斷、系統(tǒng)管理異常事件、遞減異常事件、軟硬復(fù)位或者機器檢查信號保持時回到完全供電狀態(tài)。沉睡模式(SLEEP)：當然，作為一個低功耗的微處理器其低功耗設(shè)計還會涉及到很多方面，比如在版圖設(shè)計方面標準單元用于控制器的實現(xiàn)，宏模塊用于規(guī)整的數(shù)據(jù)路徑(datapath)，SRAM 和定時/計數(shù)器等的實現(xiàn)；模塊的布局首先考慮高速部件的布局、電源地線的布局和高速時鐘樹的布局，然后是低速部件的布局，這些布局是采用交互式進行的。第三章 PowerPC860SR 處理器 PowerPC860SR 的功能 PowerPC860SR 是當今比較流行、性能相當優(yōu)越的單片集成嵌入式微處理器。它是基于 PowerPC 結(jié)構(gòu)的通信控制器，內(nèi)部不但集成了微處理器還有很多外設(shè)的功能也集成在一起，特別適用于互聯(lián)網(wǎng)絡(luò)和數(shù)據(jù)通信。PowerPC860SR 各方面性能包括適應(yīng)性、擴展能力和集成度等都非常強。PowerPC860SR 處理器可根據(jù)用戶不同的要求提高 2～4 個串行通行控制器、不同規(guī)格的指令和數(shù)據(jù)緩存，可根據(jù)外圍設(shè)備的訪問速度快慢可設(shè)置不同的等待時間，其內(nèi)部時鐘可以倍頻來提高指令執(zhí)行速度。它的外圍接口很豐富，可以適應(yīng)各種情況的應(yīng)用。它具有存儲控制器，其存儲控制器的功能很強，可以支持各種存儲器，包括各種新型的 DRAM 和Flash，并可以實現(xiàn)與存儲器的無縫接口。 PowerPC860SR 的組成 圖 31 是 PowerPC860SR 結(jié)構(gòu)圖。它包括三個主要模塊：PowerPC 核、通信處理模塊（CPM） 、系統(tǒng)接口單元（SIU） 。江南大學繼續(xù)教育學院專科論文圖 31 PowerPC860SR 結(jié)構(gòu)圖PowerPC 核是主要的處理單元，通常稱為 Embedded PowerPC 核心（或 EPPC） 。它包括數(shù)據(jù)和指令的緩存和存儲器管理單元（MMU） ，在40MHz 時鐘為 50MIPS 指令速度。第二個主要的模塊為系統(tǒng)接口單元（SIU） 。主要包括：總線監(jiān)視器、中斷監(jiān)視器、軟件看門狗、中斷定時器和實時時鐘（RTC） 、復(fù)位控制器、不占用內(nèi)部開銷的片內(nèi)總線仲裁、 測試口。它的一個主要功能是提供內(nèi)部總線和外部總線的接口。第三個主要的模塊為通信處理模塊（CPM） 。主要包括：RISC 控制器、所有串行通道口支持連續(xù)接收和發(fā)送模式、5K 字節(jié)雙口 RAM、16 個串行 DMA (SDMA)通道、三個并行 I/O 寄存器、四個獨立的波特率發(fā)生器（可以連接到任意一個 SCC 和 SMC，并允許運行中改變，支持自動波特率） ，四個串行通信控制器（SCC） （支持以太網(wǎng)、HDLC/SDLC、HDLC 總線） 、兩個串行管理控制器（SMC） （UART 方式或透明傳輸） 、一個串行外圍接口電路（SPI） （支持主從模式，支持同一總線上多主操作） 、一PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計17個 I2C（InterIntegrated Circuit）接口（支持主從模式，支持多主環(huán)境） 。CPM 在幾個不同的通信設(shè)備如 SCC 和 SMC 上發(fā)送、接收數(shù)據(jù)，所有的通信設(shè)備可以獨立工作。SCC 和 SMC 也可以用于時分復(fù)用總線。在圖 31 中，CPM 模塊中有一個 32 位 RISC 微處理器。PowerPC 860SR 有兩個 CPU：PowerPC 和 32 位 RISC。PowerPC 執(zhí)行高層代碼，RISC 處理實際通信的底層通信功能。由于 RISC CPU 分擔了嵌入式PowerPC 核的外圍工作任務(wù)，這種雙處理器體系結(jié)構(gòu)功耗要低于傳統(tǒng)體系結(jié)構(gòu)的處理器。兩個處理器主要是通過內(nèi)部存儲空間相互配合工作。在存儲器區(qū)，每個通信設(shè)備都有一個發(fā)送 DMA 和接受 DMA，32 位 RISC控制這 16 個串行 DMA 在通信設(shè)備和存儲器之間傳送數(shù)據(jù)。當 MPC860 接收數(shù)據(jù)