第五講靜態(tài)cmos組合邏輯(編輯修改稿)
2025-09-01 10:47 本頁面
【文章內容簡介】 避免 PMOS器件堆疊，實現(xiàn)一般邏輯時，利用 NAND比 NOR實現(xiàn)更好 TJU. ASIC CenterArnold Shi復合門晶體管尺寸的計算OUT = D + A ? (B + C)DAB CDABC122 244886366TJU. ASIC CenterArnold Shi關于扇入的考慮DCBADCBA CLC3C2C1 分布式 RC延時模型 (Elmore delay)tpHL = Reqn(C1+2C2+3C3+4CL)傳播延時在最壞情況下與 扇入數(shù)的平方 成正比，因此延時迅速加大。接近輸出端處的電容影響較大TJU. ASIC CenterArnold ShiNAND門的 tp是 FanIn的函數(shù)tpLHtp (psec)fanin扇入數(shù)大于 4的時候，延時劇烈增加，因此必須避免tpHLquadraticlineartpTJU. ASIC CenterArnold Shi幾種門的 tp與 FanOut的關系tpNOR2tp (psec)等效 fanout所有的門都具有相同的驅動電流。tpNAND2tpINV斜率與 “驅動強度 ”有關TJU. ASIC CenterArnold Shitp as a Function of FanIn and FanOutvFanin: quadratic due to increasing resistance and capacitancevFanout: each additional fanout gate adds two gate capacitances to CLtp = a1FI + a2FI2 + a3FOTJU. ASIC CenterArnold Shi高速大扇入復合門的設計技巧（一）v調整晶體管尺寸167。 只有當負載以 fanout電容為主時，才有效果。v逐級加大晶體管尺寸InN CLC3C2C1In1In2In3M1M2M3MN M1 M2 M3 … MN (距輸出越近，晶體管尺寸越小 )大約能減小 20%的延時 。 但版圖設計時比較困難，有時不得不拉開晶體管的距離，使內部電容增加，會抵消掉調整尺寸所得TJU. ASIC CenterArnold Shi高速大扇入復合門的設計技巧（二）v重排晶體管的順序 ,關鍵路徑靠近輸出端C2C1In1In2In3M1M2M3 CLC2C1In3In2In1M1M2M3 CLcritical path critical pathcharged10?1 chargedcharged1延時由 CL, C1 and C2全部放電時間決定延時僅由 CL放電時間決定110?1 chargeddischargeddischargedTJU. ASIC CenterArnold Shi高速大扇入復合門的設計技巧（三）v重構邏輯結構F = ABCDEFGHTJU. ASIC CenterArnold Shi高速大扇入復合門的設計技巧（四）v在輸出端與負載之間插入緩沖鏈CL CLTJU. ASIC CenterArnold Shi高速大扇入復合門的設計技巧（四）v減小電壓擺幅167。 延時可以線性減小167。 同時能降低功耗v但是下一級的門延時會更慢v在接收端使用敏感量放大器來恢復電平（ 常用于存儲器設計中）。tpHL = (3/4 (CL VDD)/ IDSATn ) = (3/4 (CL Vswing)/ IDSATn )TJU. ASIC CenterArnold ShiBuffer ExampleFor given N: Ci+1/Ci = Ci/Ci1To find N: Ci+1/Ci ~ 4How to generalize this to any logic path?CLIn Out1 2 N(in units of tinv)TJU. ASIC CenterArnold Shi邏輯努力 (Logical Effort)216。tp – 本征延時 216。g – 邏輯努力 (kRunitCunit)216。f – 等效扇出，定義為外部負載與輸入電容的比216。p _ 復合門與反相器的本征延時的比值216。對反相器而言 : ginv =1, pinv = 1216。Divide everything by tinv216。(每一個都按反相器的延時 tinv作單位來測量 )216。g = 1，自載系數(shù) .TJU. ASIC CenterArnold Shi邏輯門的延時邏輯門延的時 :d = h + peffort 延時 本征延時Effort delay:h = g flogical effort 等效扇出252。Logical effort 表示一個門與一個反相器
研究報告相關推薦
鄂ICP備17016276號-1