六、i2c總線規(guī)范(編輯修改稿)
2024-09-01 03:01 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 第 一 個(gè) 字 節(jié)第 二 個(gè) 字 節(jié)7位地址 10位地址 I2C的數(shù)據(jù)傳輸 ? 一個(gè)字節(jié) 8個(gè)二進(jìn)制位， MSB在前， LSB在后，按位傳輸 ? 每個(gè)字節(jié)后都要有一個(gè)應(yīng)答位，應(yīng)答由接收器發(fā)出 ? 如果 SLAVE因事 (如處理中斷 )不能收 /發(fā)下一個(gè)完整的字節(jié)，可將 SCL拉到低電平，從而使 Master進(jìn)入等待狀態(tài) S C LS D A起 始條 件結(jié) 束條 件地 址讀 /寫(xiě)應(yīng)答數(shù) 據(jù)應(yīng)答數(shù) 據(jù)應(yīng)答1 7 8 9 1 8 9 1 8 9I2C數(shù)據(jù)傳輸應(yīng)答 ? 時(shí)鐘由 master發(fā)出 ? 響應(yīng)脈沖期間，發(fā)送器釋放 SDA(置為高 ) ? 響應(yīng)脈沖期間，接收器把 SDA置為低 I2C設(shè)備尋址 ? 起始命令之后， master緊跟著發(fā)出控制字節(jié)，其中包含 slave地址和讀寫(xiě)控制信息 START STOP 地址 讀 /寫(xiě) 應(yīng)答 數(shù)據(jù) 1 應(yīng)答 數(shù)據(jù) 2 應(yīng)答 I2C可能的數(shù)據(jù)傳輸格式 1 ? 主機(jī)發(fā)送器發(fā)送到從機(jī)接收器傳輸?shù)姆较虿粫?huì)改變 I2C可能的數(shù)據(jù)傳輸格式 2 ? 在第一個(gè)控制字節(jié)后，主機(jī)立即讀從機(jī)數(shù)據(jù)。在第一次響應(yīng)后， 主機(jī)發(fā)送器 變成 主機(jī)接收器 ， 從機(jī)接收器 變成 從機(jī)發(fā)送器 第一次響應(yīng)仍由從機(jī)產(chǎn)生。 I2C可能的數(shù)據(jù)傳輸格式 3 ? 復(fù)合格式：傳輸改變方向的時(shí)侯起始條件和從機(jī)地址都會(huì)被重復(fù)，但 R/W 位取反 讀寫(xiě)方向改變 I2C的同步時(shí)鐘 ? 所有主機(jī)在 SCL 線上產(chǎn)生它們自己的時(shí)鐘來(lái)傳輸I2C 總線上的報(bào)文 ? 數(shù)據(jù)只在時(shí)鐘的高電平周期有效 ? 不同 device的 SCL信號(hào)通過(guò)線與連接 I2C master 2 時(shí)鐘 SCL實(shí)際狀態(tài) master 1 時(shí)鐘 I2C的仲裁 ? I2C沒(méi)有中央主機(jī)，總線也沒(méi)有任何定制的優(yōu)先權(quán) ? 主機(jī)只能在總線空閑的時(shí)侯啟動(dòng)傳送 ? 當(dāng) SCL 線是高電平時(shí)，仲裁在 SDA 線發(fā)生；在其他主機(jī)發(fā)送低電平時(shí)，發(fā)送高電平的主機(jī)將斷開(kāi)它的數(shù)據(jù)輸出級(jí)，因?yàn)榭偩€上的電平與它自己的電平不相同 S C LS D AD A T A 2D A T A 1因 為 S D A 信 號(hào) 與 自 己 試 圖 驅(qū) 動(dòng) 的 狀 態(tài)不 一 致 ， 主 設(shè) 備 1 在 此 失 去 總 線 控 制高低起 始 條 件主設(shè)備 1 主設(shè)備 2 實(shí)際總線信號(hào) I2C應(yīng)用實(shí)例 ——24C01 ? 嵌入式系統(tǒng)中廣泛應(yīng)用串行 EEPROM ? 24Cxx是一個(gè) I2C接口串行 EEPROM系列 ? 24Cxx 包括： 24C01（ 128B）、 24C02（ 256B）、24C04（ 512B）、 24C08（ 1024B）、 24C16（ 2048B） ? 下面以 24C01為例進(jìn)行討論 24C01 SEEPROM 引腳名稱(chēng) 功能 說(shuō)明 VCC
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1