eda課程設(shè)計(jì)電子密碼鎖(編輯修改稿)
2024-09-01 00:28 本頁面
【文章內(nèi)容簡介】 dout1都為默認(rèn)值000，led1在shangsuo=’0’且kaisuo=’1’時(shí)為‘1’，其他情況為0，這在邏輯上都是正確的。 本模塊的功能主要是開鎖成功后的電路現(xiàn)象呈現(xiàn)，本可以完全并入開鎖模塊，但課設(shè)有嚴(yán)格篇幅要求，所以還是保留了下來，以供充實(shí)課設(shè)篇幅長度。下面是它的電路圖和時(shí)序圖： 圖35控制模塊的原理圖5 圖36控制模塊的時(shí)序圖 在電路圖中，可見仍然有shangsuo和kaisuo使能端，仍然用enable=“01”有效來控制，dout1是前個(gè)模塊的輸出端口，q是控制開鎖成功的led燈的亮滅，當(dāng)dout1=”111”時(shí)為1，其他情況為0，p是蜂鳴器的控制端口，與q的值相反，即控制開鎖成功為0，其他情況下為1，注意是在enable=“01”時(shí)本模塊有效，即在此情況下的其他情況下p=1。由時(shí)序圖也可看出，在enable=“01”情況下p和q的相反的關(guān)系，在此情況下當(dāng)dout1為111時(shí)q為1，其他情況為0，而當(dāng)dout1為111時(shí)p為0,。 管腳綁定 在上述基礎(chǔ)理論已經(jīng)搭建好，各模塊都已經(jīng)分析仿真完成的情況下，把它們連接起來便形成了總的電路原理圖，總電路圖見第五個(gè)部分。下圖是總電路圖的管腳綁定圖， 圖41總電路管腳綁定圖五．仿真及FPGA開發(fā)板調(diào)試 下圖是最終把各個(gè)模塊連接好后的電路原理圖，可見三個(gè)模塊的使能端都是shangsuo和kaisuo兩個(gè)端口，在統(tǒng)一的命令要求下易于管理和下達(dá)命令，各施其責(zé)，達(dá)到既定功能的實(shí)現(xiàn)。 在shangsuo[上鎖]為1，kaisuo[開鎖]開關(guān)為0時(shí)進(jìn)入上鎖狀態(tài)，shangsuo模塊起作用，后兩個(gè)模塊不起作用，此時(shí)shangsuozhuangtai[上鎖狀態(tài)]所控制的指示燈亮，在shangsuoshuru[上鎖輸入]輸入三個(gè)初始密碼，在shizhong[時(shí)鐘]上升沿到來時(shí)把三個(gè)初始密碼付給dout0[2..0],此時(shí)shangsuochenggong[上鎖成功]指示燈亮，當(dāng)shangsuo[上鎖]開關(guān)為0，kaisuo[開鎖]開關(guān)為1時(shí)進(jìn)入開鎖狀態(tài)，shangsuo模塊不起作用，后兩個(gè)模塊起作用，此時(shí)kaisuozhuangtai[開鎖狀態(tài)]所控制的指示燈亮，在kaisuoshuru[開鎖輸入]三個(gè)開關(guān)上輸入三個(gè)開鎖密碼，如果這三個(gè)開鎖密碼與三個(gè)初始密碼相同則kaisuochenggong[開鎖成功]指示燈亮，并且fengmingqi[蜂鳴器]不報(bào)警，如果這三個(gè)開鎖密碼與三個(gè)初始密碼不相同則開鎖成功指示燈不亮，并且蜂鳴器報(bào)警。本部分的具體電路板功能已經(jīng)向老師展示過，確定是對(duì)的。 圖51總電路原理圖 設(shè)計(jì)體會(huì)與小結(jié) 為期兩周的EDA課程設(shè)計(jì)就這樣結(jié)束了，其中一波三折，苦樂交織，不勝感嘆。 在與同學(xué)的討論中，得到了不同的指點(diǎn)，獲得了很多靈感，這正是這一次課設(shè)最大的收獲。而這種靈感的獲得，重中之重正是自己要有足夠的基礎(chǔ)知識(shí)去支撐著，否則別人說的再多靈感也會(huì)插肩而過。雖然這只是一次課設(shè)，但無論課設(shè)還是科研還是編程，合作或者咨詢或者討論是度過難關(guān)的不二法門，也許自己煞費(fèi)苦心也過不去的檻，別人一句話你就過去了，這是一種高端的過程，也是很難享受到的過程，特別是在他們的幫助下邏輯推理在心海中如汪洋大海一般狂掃過時(shí)，原來世間的一切都是可以這樣的去實(shí)現(xiàn)。合作讓我知曉取人之長補(bǔ)己之短的深刻道理，讓我可以取納不同人的意見綜合起來起來為我所用，讓我明白車到山前必有路！但在此過程中也要注意別人的想法固然可貴，也不能拘泥于他們，比如這次課設(shè)在數(shù)據(jù)存儲(chǔ)部分，同學(xué)提議用RAM或者ROM,結(jié)果在嘗試初始文件的編寫時(shí)總是出問題，后來他們又建議用寄存器，我就一直用寄存器，結(jié)果搞了一天都沒有成效，最后是沖破了他們的提議，自己選擇了D觸發(fā)器才得以越過去。而在數(shù)據(jù)比較模塊，最開始他們提議的狀態(tài)機(jī)個(gè)人當(dāng)時(shí)也覺得很合理的，結(jié)果嘗試了也失敗了。最后一個(gè)同學(xué)說可以不用狀態(tài)機(jī)，才想到了可以刪繁就簡直接實(shí)現(xiàn)的。 這次課設(shè)打開了我設(shè)計(jì)的大門，也是自己一個(gè)學(xué)期以來所學(xué)知識(shí)的全面應(yīng)用。實(shí)踐是檢驗(yàn)真理的唯一標(biāo)準(zhǔn)，付諸實(shí)踐時(shí)才發(fā)現(xiàn)我們所學(xué)到的知識(shí)是多么的皮毛和膚淺！老師曾經(jīng)說過一句讓我很受震撼的話“真正優(yōu)秀的代碼編寫員，不在于用到了多少常人不常用的生僻的語句去實(shí)現(xiàn)所要滿足的功能，而是要用最簡短的代碼去實(shí)現(xiàn)所要滿足的功能”，這一次的課設(shè)，從刪繁就簡的角度去考慮，也是這一諄諄教導(dǎo)的具體實(shí)踐！ 也許以后自己會(huì)踏上編程的康莊大道，多年以后想起這次課程設(shè)計(jì)，又會(huì)有怎樣的感慨呢？？？ 2015年1月15日 于華東交大六．參考文獻(xiàn)番松，黃繼業(yè). EDA技術(shù)與VHDL[M]. 北京：清華大學(xué)出版社，2013年4月[M].北京：人民郵電出版社，2009年6月楊健.EDA技術(shù)與VHDL基礎(chǔ)[M].北京：清華大學(xué)出版社，2013年3月
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1