東師數(shù)字電路與數(shù)字邏輯18春在線作業(yè)(編輯修改稿)
2025-08-31 10:40 本頁面
【文章內(nèi)容簡介】 只讀存儲器是一種只能讀出，不能寫入的存儲器A: 錯誤B: 正確正確答案: (判斷題) 4: 邏輯函數(shù)Y=A + B+ C+B 已是最簡與或表達式。A: 錯誤B: 正確正確答案: (判斷題) 5: 通用邏輯塊是PLSI器件的實現(xiàn)功能的核心部分A: 錯誤B: 正確正確答案: (判斷題) 6: 同步二進制計數(shù)器的電路比異步二進制計數(shù)器復雜，所以實際應(yīng)用中較少使用同步二進制計數(shù)器A: 錯誤B: 正確正確答案: (判斷題) 7: DAC芯片與微處理器實現(xiàn)單緩沖方式的接口電路，在單緩沖方式中，轉(zhuǎn)換與輸出要求同步A: 錯誤B: 正確正確答案: (判斷題) 8: 把二進制數(shù)100110轉(zhuǎn)換成相應(yīng)的十進制數(shù)是38。A: 錯誤B: 正確正確答案: (判斷題) 9: FPGA是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。A: 錯誤B: 正確正確答案: (判斷題) 10: 與八進制數(shù)()8等值的數(shù)為()2。A: 錯誤B: 正確正確答案: (判斷題) 11: 在PLS2000與3000系列中基本邏輯單元與LS1000系列完全相同，只是在全局時鐘結(jié)構(gòu)、I/O單元、輸出使能結(jié)構(gòu)輸出布線池結(jié)構(gòu)上有所不同A: 錯誤B: 正確正確答案: (判斷題) 12: 二進制譯碼器相當于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。A: 錯誤B: 正確正確答案: (判斷題) 13: 從邏輯關(guān)系來看ROM的結(jié)構(gòu)，它是由與門陣列和或門陣列構(gòu)成的組合邏輯電路A: 錯誤B: 正確正確答案: (判斷題) 14: 施密特觸發(fā)器有兩個穩(wěn)態(tài)A: 錯誤B: 正確正確答案: (判斷題) 15: RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入A: 錯誤B: 正確正確答案: (判斷題) 16: 用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。A: 錯誤B: 正確正確答案: (判斷題) 17: ADC0
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1