【文章內(nèi)容簡(jiǎn)介】 串行通道； 　　2個(gè)外部中斷源，共8個(gè)中斷源； 　　2個(gè)讀寫(xiě)中斷口線，3級(jí)加密位； 　　 低功耗空閑和掉電模式，軟件設(shè)置睡眠和喚醒功能；1 有PDIP、PQFP、TQFP及PLCC等幾種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 主要管腳有： XTAL1（19腳）和XTAL2（18腳）為振蕩器輸入輸出端口，外接12MHz晶振。RST/Vpd（9腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。VCC（40腳）和VSS（20腳）為供電端口，分別接+5V電源的正負(fù)端。P0~P3為可編程通用I/O腳，其功能用途由軟件定義，在本設(shè)計(jì)中，P0端口（32~39腳）被定義為N1功能控制端口，分別與N1的相應(yīng)功能管腳相連接，13腳定義為IR輸入端，10腳和11腳定義為I2C總線控制端口，分別連接N1的SDAS（18腳）和SCLS（19腳）端口，12腳、27腳及28腳定義為握手信號(hào)功能端口，連接主板CPU的相應(yīng)功能端，用于當(dāng)前制式的檢測(cè)及會(huì)聚調(diào)整狀態(tài)進(jìn)入的控制功能。 P0口是一組8位漏極開(kāi)路型雙向I/O口， 也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動(dòng)8個(gè)TTL邏輯門(mén)電路，對(duì)端口P0寫(xiě)“1”時(shí)，可作為高阻抗輸入端用。在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。在Flash編程時(shí)，P0口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。P1是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門(mén)電路。對(duì)端口寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)?！　∨cAT89C51不同之處是，（）和輸入（）。Flash編程和程序校驗(yàn)期間，P1接收低8位地址。，（定時(shí)/計(jì)數(shù)器2）。 P2是一個(gè)帶有內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯　　門(mén)電路。對(duì)端口P2寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)。在訪問(wèn)外部程序存儲(chǔ)器或16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX@DPTR指令）時(shí)，P2口送出高8位地址數(shù)據(jù)。在訪問(wèn)8位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行MOVX @RI指令）時(shí)，P2口輸出P2鎖存器的內(nèi)容。Flash編程或校驗(yàn)時(shí)，P2亦接收高位地址和一些控制信號(hào)。P3口是一組帶有內(nèi)部上拉電阻的8位雙向I/O口。P3口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門(mén)電路。對(duì)P3口寫(xiě)入“1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時(shí)，被外部拉低的P3口將用上拉電阻輸出電流（IIL）。P3口除了作為一般的I/O口線外，更重要的用途是它的第二功能P3口還接收一些用于Flash閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。RST復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。ALE/PROG當(dāng)訪問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。一般情況下，ALE仍以時(shí)鐘振蕩頻率的1/6輸出固定的脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過(guò)一個(gè)ALE脈沖。對(duì)Flash存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過(guò)對(duì)特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該位置位后，只有一條MOVX和MOVC指令才能將ALE激活。此外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE禁止位無(wú)效。PSEN程序儲(chǔ)存允許（PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng)AT89C52由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次PSEN有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器，將跳過(guò)兩次PSEN信號(hào)。EA/VPP外部訪問(wèn)允許。欲使CPU僅訪問(wèn)外部程序存儲(chǔ)器（地址為0000H—FFFFH），EA端必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存EA端狀態(tài)。如EA端為高電平（接Vcc端），CPU則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令?！　lash存儲(chǔ)器編程時(shí)，該引腳加上+12V的編程允許電源Vpp，當(dāng)然這必須是該器件是使用12V編程電壓Vpp。XTAL1振蕩器反相放大器的及內(nèi)部時(shí)鐘發(fā)生器的輸入端。XTAL2振蕩器反相放大器的輸出端。ADC0808ADC0808是采樣分辨率為8位的、以逐次逼近原理進(jìn)行模/數(shù)轉(zhuǎn)換的器件。其內(nèi)部有一個(gè)8通道多路開(kāi)關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號(hào)，只選通8路模擬輸入信號(hào)中的一個(gè)進(jìn)行A/D轉(zhuǎn)換。ADC0808是ADC0809的簡(jiǎn)化版本，功能基本相同。一般在硬件仿真時(shí)采用ADC0808進(jìn)行A/D轉(zhuǎn)換，實(shí)際使用時(shí)采用ADC0809進(jìn)行A/D轉(zhuǎn)換。附錄2：程序清單 。********************************************。* 超聲波測(cè)距器 *。* 采用 AT89C52 12MHZ晶振 *。* 采用共陽(yáng)LED顯示器 LRM *。********************************************。測(cè)距范圍7CM11M，堆棧在4FH以上，20H用于標(biāo)志。顯示緩沖單元在40H43H，使用內(nèi)存44H、45H、46H用于計(jì)算距離。 VOUT EQU 。 紅外脈沖輸出端口。********************************************。* 中斷入口程序 *。********************************************。 ORG 0000H LJMP START ORG 0003H LJMP PINT0 ORG 000BH LJMP INTT0 ORG 0013H RETI ORG 001BH LJMP INTT1 ORG 0023H RETI ORG 002BH RETI 。********************************************。* 主 程 序 *。********************************************。 START: MOV SP,4FH MOV R0,40H 。40H43H為顯示數(shù)據(jù)存放單元（40H為最高位） MOV R7,0BH CLEARDISP: MOV @R0,00H INC R0 DJNZ R7,CLEARDISP MOV 20H,00H MOV TMOD,21H 。T1為8位自動(dòng)重裝模式，T0為16位定時(shí)器 MOV TH0,00H 。65毫秒初值 MOV TL0,00H MOV