第十章輸入輸出系統(tǒng)(編輯修改稿)
2024-08-28 13:32 本頁面
【文章內(nèi)容簡(jiǎn)介】 服務(wù)程序 1 2300 1000 2300 4567 0000 0004 0008 ? 多重中斷 指在處理某一個(gè)中斷過程又發(fā)生了新的中斷請(qǐng)求，從而中斷該服務(wù)程序的執(zhí)行，又轉(zhuǎn)去進(jìn)行新的中斷處理。這種重疊處理中斷的現(xiàn)象又稱為 中斷嵌套 。 搶先式、非搶先式 3. 多級(jí)中斷處理 三 . 程序中斷設(shè)備接口的組成 ?程序中斷設(shè)備接口組成 ?設(shè)備選擇器 ?中斷控制和工作狀態(tài)邏輯 四個(gè) D觸發(fā)器 Done, BUSY, INTR,MASK ?中斷排隊(duì)控制邏輯 ?設(shè)備碼回送邏輯 ?數(shù)據(jù)緩沖寄存器 DMA輸入輸出方式 一。 DMA的基本概念 ? DMA方式的必要性 ? DMA方式 在外設(shè)和主存之間開辟一條 “ 直接數(shù)據(jù)通道 ” ， 在不需要 CPU干預(yù) ， 也不需要軟件介入的情況下在兩者之間進(jìn)行的 高速數(shù)據(jù)傳送方式 。 ? DMA控制器 在 DMA傳送方式中 ， 對(duì)數(shù)據(jù)傳送過程進(jìn)行控制的硬件 。 ?專用 DMA方式 ?通用 DMA方式 ?兩種 DMA方式 ⑴ 外設(shè)與 CPU共享主存和總線； ⑵ DMA控制器直接管理數(shù)據(jù)塊傳送 主存地址的確定 、 傳送數(shù)據(jù)的計(jì)數(shù)等都由硬件電路直接實(shí)現(xiàn)； ⑶ 主存中要開辟專用緩沖區(qū) ， 及時(shí)供給和接收外設(shè)的數(shù)據(jù)； ⑷ DMA傳送速度快 ， CPU和外設(shè)并行工作 ， 提高了系統(tǒng)的效率 。 ⑸ DMA在傳送開始前要通過程序進(jìn)行預(yù)處理 ， 結(jié)束后要通過中斷方式進(jìn)行后處理 。 ?DMA方式的特點(diǎn) ?DMA三種工作方式 主機(jī)響應(yīng) DMA請(qǐng)求后，讓出總線，直到一組數(shù)據(jù)傳送 完畢后， DMA控制器才把總線控制權(quán)交還給 CPU. 2. CPU周期竊取方式 DMA控制器與主存之間傳送一個(gè)數(shù)據(jù)占用一個(gè) CPU周期 3. 直接訪問存儲(chǔ)器工作方式 如傳送數(shù)據(jù)時(shí) CPU正好不占用存儲(chǔ)總線，對(duì) CPU無影響。如 DMA和 CPU同時(shí)需要訪問存儲(chǔ)總線，則 DMA優(yōu)先 。 二、 DMA控制器的基本組成 ? 采用 DMA控制方式的外圍設(shè)備與系統(tǒng)總線之間的接口電路 ? 包括多個(gè)設(shè)備寄存器、中斷控制和 DMA控制邏輯等。 設(shè)備寄存器 DMA控制器中主要的寄存器有： (1) 主存地址寄存器 (MAR) 其初始值為主存緩沖區(qū)的首地址，在傳送前由程序送入。 (2) 外圍設(shè)備地址寄存器 (ADR) 存放 I/O設(shè)備的設(shè)備碼或表示設(shè)備信息存儲(chǔ)區(qū)的尋址信息。 (3) 字?jǐn)?shù)計(jì)數(shù)器 (WC) 對(duì)傳送數(shù)據(jù)的總字?jǐn)?shù)進(jìn)行統(tǒng)計(jì)。 (4)數(shù)據(jù)緩沖寄存器 (DBR) 暫存 I/O設(shè)備與主存?zhèn)魉偷臄?shù)據(jù)。 (5)控制與狀態(tài)寄存器 (CSR) 存放控制字和狀態(tài)字。 ⑴ 接受外設(shè)發(fā)出的 DMA請(qǐng)求 ， 向 CPU發(fā)出總線請(qǐng)求；⑵ CPU響應(yīng)此總線請(qǐng)求 ， 發(fā)出總線響應(yīng)信號(hào)后 ， DMA接管對(duì)總線的控制 ， 進(jìn)入 DMA操作周期； ⑶ 確定傳送數(shù)據(jù)的主存單元地址及傳送長(zhǎng)度 ， 并能自動(dòng)修改主存地址計(jì)數(shù)值和傳送長(zhǎng)度計(jì)數(shù)值； ⑷ 規(guī)定數(shù)據(jù)在主存與外設(shè)之間的傳送方向 ， 發(fā)出讀寫或其他控制信號(hào) ， 并執(zhí)行數(shù)據(jù)傳送的操作 。 ⑸ 向 CPU報(bào)告 DMA操作的結(jié)束 。 DMA控制器的功能 三 . DMA的數(shù)據(jù)傳送過程 1. DMA 預(yù)處理 CPU通過程序?qū)?DMA的 MAR及 WC進(jìn)行初始化 2. DMA 控制 I／ O 設(shè)備與主存之間的數(shù)據(jù)交換 1。從外設(shè)讀一個(gè)字到數(shù)據(jù)緩沖寄存器 DBR中 2。向 CPU發(fā)出 DMA請(qǐng)求，把 DBR中的內(nèi)容送主存數(shù)據(jù)寄存器 3。將 DMA中的 MAR內(nèi)容送主存地址寄存器，啟動(dòng)寫操作 4。 DMA的 WC計(jì)數(shù)器內(nèi)容減 1， MAR內(nèi)容加 1 5。如 (WC)=0，置結(jié)束標(biāo)志，向 CPU發(fā)中斷，否則轉(zhuǎn) 1 3. CPU 中斷原程序進(jìn)行后處理 判斷續(xù)傳 ,停止外設(shè) ,數(shù)傳校驗(yàn)，出錯(cuò)處理。 ⑴ 中斷方式是程序切換 ， 需要保護(hù)和恢復(fù)現(xiàn)場(chǎng)；而 DMA方式除了開始和結(jié)尾時(shí) ， 不占用 CPU的任何資源 。 ⑵ 對(duì)中斷請(qǐng)求的響應(yīng)時(shí)間只能發(fā)生在每條指令執(zhí)行完畢時(shí)；而對(duì) DMA請(qǐng)求的響應(yīng)時(shí)間可以發(fā)生在每個(gè)機(jī)器周期結(jié)束時(shí) 。 圖 819 兩種請(qǐng)求的響應(yīng)時(shí)刻比較 思考： DMA和中斷的區(qū)別 取指令 取源操作數(shù) 取目的操作數(shù) 執(zhí)行D M A 斷點(diǎn) 中斷 斷點(diǎn) ⑶ 中斷傳送過程需要 CPU的干預(yù)；而 DMA傳送過程不需要 CPU的干預(yù) ， 故數(shù)據(jù)傳輸速率非常高 ， 適合于高速外設(shè)的成組數(shù)據(jù)傳送 。 ⑷ DMA請(qǐng)求的優(yōu)先級(jí)高于中斷請(qǐng)求 。 ⑸ 中斷方式具有對(duì)異常事件的處理能力 ， 而 DMA方式僅局限于完成傳送數(shù)據(jù)塊的 I/O操作 。 查詢、中斷、 DMA方式比較 性能 方式 程序查詢 程序中斷 DMA 數(shù)據(jù)傳送依靠軟件還是硬件 依賴軟件 依賴軟件 依賴硬件 傳送數(shù)據(jù)的基本單位 字 字 塊 并行性 CPU與 I/O串行 CPU與 I/O并行 傳輸與主程
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1