【文章內容簡介】 電容型 DAC和權電流 DAC 等。各種勘 DAC 在電路結構上，通常都由基準電源、解碼網(wǎng)絡、運算放大器和緩沖寄存器等部件組成。不同的 DAC主要差別在不同的解碼網(wǎng)絡形式。其中， T型電阻解碼網(wǎng)絡的 DAC，由于網(wǎng)絡電阻阻值少 (只有只和 2R 兩種 )、簡單、轉換速度快、轉換誤差小等優(yōu)點特別受到青睞。 表 2給出了常用的各類 D／ A轉換器及其性能。其中，既有分辨率較低 、價格也較低的通用 8位芯片，也有速度和分辨率較高、價格也較高的 12／ 16位芯片；既有電流輸出的芯片，也有電壓輸出的芯片；服有內部沒有數(shù)據(jù)輸入寄存器，不能直接和系統(tǒng)總線相連的、結構簡單的芯片，如 DAC0808， DAC0800等，也有內部有數(shù)據(jù)輸入寄存器，可以直接和系統(tǒng)總線相連的芯片，如 DAC0832， DACl210等。 通過比較各個芯片的功能并結合設計的要求綜合考慮后決定用 DAC0832 來完成 DA轉換功能，因為 0832 的接口簡單，轉換容易并且價格低廉。 DAC0832 是美國數(shù)據(jù)公司研制的 8位雙緩沖器 D／ A 轉換器。芯片內帶有數(shù)據(jù)鎖存器，可與數(shù)據(jù)總線直接相連。電路有極好的溫度跟隨性，使用了 COMS電流開關和控制邏輯而獲得低功耗、低輸出的泄漏電流誤差。芯片采用 R— 2R T 型電阻網(wǎng)絡，對參考電流進行分流完成 D／ A 轉換。轉換結果以一組差動電流人輸出。 DAC0832 主要性能參數(shù)： 分辨率 8位； 轉換時間 1181。s； 參考電壓177。 10V 電源 +5V 一 +15V 功耗 20mW。 DAC0832 的結構 DAC0832 中有兩級鎖存器，第一級鎖存器稱為輸入寄存器，它的鎖存信號為 ILE。第二級鎖存器稱為 DAC 寄存器，它的鎖存信號 為傳輸控制信號 XFER。因為有兩級鎖存器， DAC0832 可以工作在雙緩沖器方式，即在輸出模擬信號的同時采集下一個數(shù)字量，這樣能有效地提高轉換速度。此外，兩級鎖存器還可以在多個 D/A 轉換器同時工作時，利用第二級鎖存信號來實現(xiàn)多個轉換器同步輸出。 圖 4 0832的內部結構及管腳圖 圖 4中，當 ILE為高電平、 CS和 WR1為低電平時， LEl為高電平，輸入寄存器的輸出跟隨輸入而變化；此后，當 WRl由低變高時， LEl為低電平，數(shù)據(jù)被鎖存到輸入寄存器中，這時的輸入寄存器的輸出端不再跟隨輸入數(shù)據(jù)的變化而變化。 對第二級鎖存器來說， XFER和 WR2同時為低電平時， LE2為高電平， DAC密存器的輸出跟隨其輸入而變化：此后，當WR2由低變高時， LE2變?yōu)榈碗娖?，將輸入寄存器的?shù)據(jù)鎖存到 DAC寄存器中。 DAC0832 的引腳特性 DAC0832是 20引腳的雙列直插式芯片。各引腳的特性如下 : CS—— 片選信號和允許鎖存信號 ILE組合來決定 WRl是否起作用。 ILE—— 允許鎖存信號。 WR1—— 寫信號 1，作為第一級鎖存信號，將輸入數(shù)據(jù)鎖存到輸入寄存器 (此時 必須和 CS、 ILE同時有效 )。 WR2—— 寫信號 2，將鎖存在輸入 寄存器今的數(shù)據(jù)送到 DAC竊行器今進行鎖存 傳輸控制信號 XFER必須有效 )。 XFER—— 傳輸控制信號，用來控制 WRl。 DI7— DI0—— 8位數(shù)據(jù)輸入端。 IOUT1—— 模擬電流輸出端 1。當 DAC 寄存器中全為 1 時，輸出電流最大，當 DAC 寄存器中全為 0時，輸出電流為 0。 IOUT2—— 模擬電流輸出端 20 .IOUT1+IOUT2＝常數(shù)。 RFB—— 反饋電阻引出端。 DAC0832內部已經(jīng)有反饋電阻，所以， RFB端可以直接接到外部運算放大器的輸出端，相當于將反饋電阻接在運算放大器的輸入端和輸出端之間 。 VREF—— 參考電壓輸入端?？山与妷悍秶鸀?77。 10V。外部標準電壓通過 VREG與 T型電阻網(wǎng)絡相連。 VCC—— 芯片供電電壓端 .范圍為 +5v一 +15v AGND——— 模擬地，即模擬電路接地端。 DGND——— 數(shù)字地，即數(shù)字電路接地端。 DAC0832 的工作方式 DAC0832進行 D／ A轉換，可以來用兩種方法對數(shù)據(jù)進行鎖存： 第一種方法是使輸入寄存器工作在鎖存狀態(tài)，而 DAC寄存器工作在直通狀態(tài)。具體地說，就是使 WR2 和 XFER 都為低電平， DAC寄存器的鎖存選通端得不到有效電平而直通；此外，使輸入寄存器的控 制信號 ILE處于高電平、 CS 處于低電平，這樣，當 WR1 端來一個負脈沖時．就可以完成 1次轉換。 第二種方法是使輸入寄存器工作在直通狀態(tài)，而 DAC寄存器工作在鎖存狀態(tài)。就是使WR1和 CS為低電乎， ILE為高電平，這樣，輸入寄存器的鎖存選通信號處于無效狀態(tài)而直通 。當 WR2和 XFER端輸入 1個負脈沖時，使得 DAC寄存器工作在鎖存狀態(tài) ,提供鎖存數(shù)據(jù)進行轉換。 根據(jù)上述對 DAC0832 的輸入寄存器和 DAC 寄存器不同的控制方法， DAC0832 有如下 3種工作方式： (1)單緩沖方式。單緩沖方式是控制輸入寄存器和 DAC寄存器 同時接收數(shù)據(jù)，或者只用輸入寄存器而把 DAC寄存器接成直通方式。此方式適用于只有一路模擬星輸出或幾路模擬量非同步輸出的情形。 (2)雙緩沖方式。雙緩沖方式是先使輸入寄存器接收數(shù)據(jù)，再控制輸入寄存器的輸出數(shù)據(jù)到 DAC寄存器，即分兩次鎖存輸入數(shù)據(jù)。此方式適用于多個 D／ A轉換同步輸出的情形。 (3)直通方式。直通方式是數(shù)據(jù)不經(jīng)兩級鎖存器鋇存，即 WR1,WR2,XFER,CS 均接地， ILE接高電平。此方式適用于連續(xù)反饋控制線路，不過在使用時，必須通過另加 I/O 接口與CPU連接，以匹配 CPU與 D／ A的轉換。 DAC0832 的外部連接 DAC0832 的外部連接線路如圖 5 所示。由于在 DAC0832 內部已有數(shù)據(jù)鎖存器，所以在控制信號作用下，可以對總線上的數(shù)據(jù)直接進行鎖存。當 CPU執(zhí)行對 DAC0832的輸出指令時， WR1和 CS信號處于有效電平。 DAC0832 的輸出是電流型的，直接得到的轉換輸出信號是模擬電流 IOUT1 和IOUT2(IOUT1+IOUT2=常數(shù) )。為得到電壓輸出，應加接 — 個運算放大器，這時得到的輸出電壓 VOUT是單極性，極性與 VREF相反。如果要輸出雙極性電壓，應于輸出端再接一個運算放大器，作為偏移電路。 圖 5 DAC0832的外部連接 集成運放 NE5534 由于 DAC0832 輸出級沒有加集成運放，所以需外加 NE5534 相配適用。 NE5534 封裝如下圖 8所示。 圖 6 NE5534的管腳圖 IN：反相輸入端； IN+：同相輸入端； OUT：輸出端； Balance：平衡輸入端 ,主要作用是 ,使內部電路的差動放大電路處于平衡狀態(tài)； COMP/Bal：調節(jié)外接電阻 ,以達到改善放大器的性能和輸出電壓； VCC、 VCC+：正負電源； （三）中斷控制器的選擇 中斷系統(tǒng)功能與組成 1）中斷系 統(tǒng)應具有的功能 多中斷源請求，軟件可禁止與允許每個請求。 中斷優(yōu)先級判別功能，響應優(yōu)先級別最高的請求。 中斷嵌套功能，高級別中斷可中斷較低級別的中斷。 響應中斷后，能自動轉向中斷處理程序，處理結束后自動返回主程序。 2）中斷系統(tǒng)的組成 微處理器應有處理中斷請求的機制與相關硬件電路：接收請求，響應請求，保護現(xiàn)場，轉向中斷服務程序，處理完返回。 外圍應有一個與處理器匹配的中斷控制器：管理多個中斷源，優(yōu)先級裁決，中斷源屏蔽等功能。 依處理器的結構編寫中斷處理程序，安排相關的系統(tǒng)初始化。 本次設計中斷控制器選用 8259 1）可編程中斷控制器 8259 功能、內部結構及外部引腳定義 （ 1）可編程中斷控制器 8259 功能和內部結構 ◆ 中斷請求寄存器（ IRR）： 8位寄存器，可寄存儲 8 個請求輸入（ IR0IR7）的狀態(tài)。 優(yōu)先權裁決器：對請求源與正在被服務的中斷級進行比較，裁決出優(yōu)先級最高者。 中斷服務寄存器（ ISR）： 8位，與 IRR對應，記錄正被處理的請求。 IRn被響應， ISRn被置 1； IRn處理結束， ISRn置 0。 ◆ 中斷屏蔽寄存器（ IMR）： 8位，某位置 1對應 IRR位的請求被屏蔽。 ◆ 控制邏輯： 寄存 8259的命令字，多種工作方式的控制，向處理器發(fā) INT，接收 。 ◆ 級聯(lián)緩沖器 /比較器：多片 8259級聯(lián)時，對從片的標識碼進行寄存與比較。 圖 7 8259內部結構圖 （ 2） 8259 的外部引腳信號 圖 8 8259外部引腳圖 8259的主要引腳信號說明 ◆D 7D0：雙向數(shù)據(jù)總線 , 與系統(tǒng)數(shù)據(jù)總線連接。 ◆ :片選信號 ,低電平有效，確定芯片在系統(tǒng) I/O空間位置。 ◆A 0: 地址線 ,8259占相鄰的 2個 I/O地址 ,與 CS信號配合 ,A0=0選偶端口 ,A0=1選奇端口。 2CAS0: 雙向級聯(lián)線。在主從級聯(lián)結構中，主片輸出，從片輸入。主片發(fā)從片標識碼，從片比較，符合時輸出中斷類型碼。 ◆ ： 雙向信號，低電平有效。輸入時為 SP，硬接線確定主從（主片 SP 接高電平）；輸出時為 EN，作為 DB 緩沖允許。 ◆INT ： 中斷請求，輸出，與 CPU的 INTR腳相連，向 CPU發(fā)出中斷請求。 ◆ ： 中斷響應，低電平有效，輸入，與 8086/88 相連。 2) 8259A 的工作方式 (1) 優(yōu)先級方式選擇 a)全嵌套方式：固定優(yōu)先級 ,IR0最高 ,IR7最低。 b)特殊全嵌套 :與 a)基本相同 ,響應同級中斷請求 c)優(yōu)先級自動循環(huán)：某級被響應后，降為最低。如 IR4 被響應后，優(yōu)先級順序變?yōu)椋?