【文章內(nèi)容簡介】 令。其快速存取 RISC 寄存器文件由 32 個通用工作寄存器組成。 AVR 用 32 個通用寄存器代替累加器，避免了傳統(tǒng)的累加器與存儲器之間的數(shù)據(jù)傳送，可在一個時鐘周期內(nèi)執(zhí)行一條指令來訪問兩個獨立的寄存器，代碼效率比常規(guī) CISC 微控制 器快十倍。 AVR 單片機是用一個時鐘周期執(zhí)行一條指令的，即在執(zhí)行前一條指令時就取出下一條指令，然后以一個周期執(zhí)行指令（與 DSP 類似），是 8 位單片機中第一種真的 RISC 單片機。 性能價格比高 ： AVR 單片機中既有引腳少的器件（ 8 腳），也有存儲容量較大、引腳較多的器件，給用戶以充分的選擇余 地。 AVR 單片機采用 Harvard結(jié)構(gòu)，程序存儲器和數(shù)據(jù)存儲器是分開的，可以直接訪問 8M 字節(jié)程序存儲器和8M 的數(shù)據(jù)存儲器。 AVR 單片機片內(nèi)資源豐富。包括： 1K128K 字節(jié)可下載的Flash 存儲器、 644K 字節(jié) EEPROM、 128~4K 字節(jié) RAM、 5~32 條通用的 I/O 線，32 個通用工作寄存器、摸擬比較器、定時器 /計數(shù)、可編程異步串行口、內(nèi)部及外部中斷、帶內(nèi)部晶振的可編程看門狗定時器、為下載程序而設(shè)計的 SPI 串行口、 10 10 位 AD 轉(zhuǎn)換器、以及閑置摸式和掉電摸式 2 個可選擇的省電摸式等。 AVR 單片機具有高度保密性。程序存儲器 FLASH 具有多重密碼保護鎖死（ LOCK）功能，絕不可能解密。 系統(tǒng)內(nèi)從新編程（ ISP InSystem Programming)功能 ： AVR 單片機片內(nèi)可下載 FLASH 存儲器，可以通過 SPI 串行接口或一般的編 程器進行系統(tǒng)內(nèi)重新編程（ ISP InSystem Programming)，給新產(chǎn)品的開發(fā)、老產(chǎn)品的 升 級和維護帶來極大的方便。 工作電壓范圍寬（ ~6V）、抗干擾能力強 ： 總之， AVR 單片機在一個芯片內(nèi)將增強性能的 RISC 8 位 CPU 與可下載的 FLASH 相結(jié)合使其成為適合于許多要求、具有高度靈活性和低成本的嵌入式高效微控制器。 Atmega16 簡介 Atmega16 是基于增強的 AVR RISC 結(jié)構(gòu)的低功耗 8 位 CMOS 微控制器。由于其先進的指令集以及單時鐘周期指令執(zhí)行時間， Atmega16 的數(shù)據(jù)吞吐率高達1MIPS/MHz，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。 Atmega16 有如下特點： 16K 字節(jié)的系統(tǒng)內(nèi)可編程 Flash（具有同時讀寫的能力，即 RWW）； 512 字節(jié) EEPROM； 1K 字節(jié) SRAM； 32 個通用 I/O 口線， 32 個通用工作寄存器，用于邊界掃描 JTAG 接口； 支持片內(nèi)調(diào)試與編程； 三個具有比較模式的靈活的定時器 /計數(shù)器（ T/C）； 片內(nèi) /外中斷； 可編程串行 USART，有起始條件檢測器的通用串行接口； 8 路 10 位具有可選差分輸入級可編程增益（ TQFP 封裝）的 ADC； 具 有片內(nèi)振蕩器的可編程看門狗定時器； 一個 SPI 串行端口，以及六個可以通過軟件進行選擇的省電模式。 工作于空閑模式時 CPU 停止工作，而 USART、兩線接口、 A/D 轉(zhuǎn)換器、SRAM、 T/C、 SPI 端口以及中斷系統(tǒng)繼續(xù)工作；掉電模式時晶體振蕩器停止振蕩，所有功能除了中斷和硬件復位之外都停止工作；在省電模式下，異步定時器繼續(xù)運行，允許用戶保持一個時間基準，而其余功能模塊處于休眠狀態(tài)； ADC 噪聲抑制模式時終止 CPU 和除了異步定時器與 ADC 以外所有 I/O 模塊的工作，以降低 ADC 轉(zhuǎn)換時的開關(guān)噪聲； Standby 模式下只有 晶體或諧振振蕩器運行，其余功能模塊處于休眠狀態(tài)，使得器件只消耗極少的電流，同時具有快速啟動能力；擴展 Standby 模式下則允許振蕩器和異步定時器繼續(xù)工作。 Atmega16 的引腳圖 11 如圖 33 所示。分為插列式和貼片式。 圖 33 Atmega16 的引腳圖 引腳說明： VCC：數(shù)字電路的電源。 GND：地。 端口 A（ PA7PA0）：端口 A 作為 A/D 轉(zhuǎn)換器的模擬輸入端，為 8 位雙向 I/O口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被 外部電阻拉低時將輸出電流。在復位過程中，即使系統(tǒng)時鐘還未起振，端口 A 處于高阻狀態(tài)。 端口 B（ PB7PB0）：端口 B 為 8 位雙向 I/O 口， 使用方法與端口 A 同理 。端口 B 也可以用作其他不同的特殊功能，如表 31 所示。 表 31 端口 B 的第二功能 引腳 功能 引腳 功能 PB7 SCL(SPI總線的串行時鐘 ) PB3 AIN1(模擬比較負輸入 ) OC0(T/C0 輸出比較匹配輸出 ) PB6 MISO(SPI 總線的主機輸入 /從機輸出信號 ) PB2 AIN0(模擬比較正輸入 ) INT2(外部中斷 2 輸入 ) PB5 MOSI(SPI 總線的主機輸出 /從機輸如信號 ) PB1 T1(T/C1 外部計數(shù)器輸入 ) PB4 /SS(SPI)從機選擇引腳 PB0 T0(T/C0 外部計數(shù)器輸入 ) XCK(USART 外部時鐘輸入 /輸出 ) 端口 C（ PC7PC0）：端口 C 為 8 為雙向 I/O 口，其使用方法與端口 A 同理。 12 如果 JTAG 接口使能，即使復位出現(xiàn)引腳 PC5(TDI)、 PC3(TMS)與 PC2(TCK)的上拉電阻被激活。端口 C 也可以用作特殊功能，見表 32 所示。 表 32 端口 C 的第二功能 引腳 功能 引腳 功能 PC7 TOSC2(定時振蕩器引腳 2) PC3 TMS(JTAG 測試模式選擇 ) PC6 TOSC1(定時振蕩器引腳 1) PC2 TCK(JTAG 測試時鐘 ) PC5 TDI(JTAG 測試數(shù)據(jù)輸入 ) PC1 SDA(兩線串行總線數(shù)據(jù)輸入 /輸出線 ) PC4 TDO(JTAG 測試數(shù)據(jù)輸出 ) PC0 SCL(兩線串行總線時鐘線 ) 端口 D（ PD7PD0）：端口 D 為 8 位雙向 I/O 口，其使用方法與端口 A 同理。端口 D 的特殊功能見表 33 所示。 表 33 端口 D 的第二功能 端口 功能 端口 功能 PD7 OC2(T/C2 輸出比較匹配輸出 ) PD3 INT1(外部中斷 1 的輸入 ) PD6 ICP1(T/C1 輸入捕捉引腳 ) PD2 INT0(外部中斷 0 的輸入 ) PD5 OC1A(T/C1 輸出比較 A 匹配輸出 ) PD1 TXD(USART 輸出引腳 ) PD4 OC1B(T/C1 輸出比較 B 匹配輸出 ) PD0 RXD(USART 輸入引腳 ) /RESET：復位為輸入引腳。持續(xù)時間超過最小門限時間的低電平將引起系統(tǒng)復位。持續(xù)時間小于門限的脈沖不能保證可靠的復位。 XTAL1：反向振蕩放大器與片內(nèi)時鐘操作電路的輸入端。 XTAL2：反向振蕩放大器的輸出端。 AVCC： AVCC 是端口 A 與 A/D 轉(zhuǎn)換器的電源，不使用 ADC 時，該引腳應(yīng)直接與 VCC 連接，使用 ADC 時應(yīng)通過一個低通濾波器與 VCC 連接。 AREF： A/D 的模擬基準輸入引腳。 單片機控制電路設(shè)計 控制電路如圖 34 所示。 單片機的 PA0 和 PA1 引腳作為脈沖輸入端和脈沖計數(shù)清零端； 485 串口通信采用 MAX1487 芯片來實現(xiàn)，將 MAX1487 與單片機的 RXD 和 TXD 連接即可。 編程采用 JTAG 接口。 13 圖 34 控制電路 JTAG 接口 JTAG 簡 介 JTAG 是一種國際標準測試協(xié)議，主要用于芯片 內(nèi)部測試。標準的 JTAG 接口是 4 線： TMS、 TCK、 TDI、 TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG 的基本原理是在器件內(nèi)部定義一個 TAP（測試訪問口），通過專用的 JTAG 測試工具對內(nèi)部節(jié)點進行測試。 JTAG 測試允許多個器件通過 JTAG接口串聯(lián)在一起，形成一個 JTAG 鏈，女呢個實現(xiàn)對各個器件分別測試?，F(xiàn)在，JTAG 接口還常用于實現(xiàn) ISP（在線編程），對 FLASH 器件進行編程。 JTAG 編程方式是在線編程。傳統(tǒng)生產(chǎn)流程中先對芯片進行預編程再裝到 板子上，而用 JTAG 可以簡化流程，先將芯片固定到電路板上，再用 JTAG 編程，從而大大加快工程進度。 JTAG 口的芯片引腳定義： TCK：測試時鐘輸入。 TDI：測試數(shù)據(jù)輸入，數(shù)據(jù)通過 TDI 輸入 JTAG 口。 TDO：測試數(shù)據(jù)輸出，數(shù)據(jù)通過 TDO 從 JTAG 口輸出。 TMS：測試模式選擇， TMS 用來設(shè)置 JTAG 口處于某種特定的測試模式。 可選引腳 TRST：測試復位，輸入引腳，低電平有效。 含有 JTAG 口的芯片種類較多，如 CPU、 DAP、 CPLD 等。 14 JTAG 接口電路 JTAG 接口電路如圖 35 所 示。將 JTAG 接口與單