畢業(yè)論文之基于51單片機(jī)的流水線產(chǎn)品計(jì)數(shù)器設(shè)計(jì)說明(編輯修改稿)
2024-07-25 10:28 本頁面
【文章內(nèi)容簡介】 、儀表、自動化控制等行業(yè)。、主要方法和研究進(jìn)展主要方法是通過自己所學(xué)的知識來設(shè)計(jì)的，利用單片機(jī)與外圍電路來共同達(dá)到所要設(shè)計(jì)的目的，但是該電路還是有很大的升級空間與拓展。、主要內(nèi)容主要內(nèi)容有方案的選擇與設(shè)計(jì)，介紹了兩款（Keil uVision4軟件與 ISIS 7 Professional軟件）輔助軟件，闡述 AT89C52單片機(jī)內(nèi)部結(jié)構(gòu)及其最小系統(tǒng)的組成，74HC573 鎖存器的使用與作用以及 LED數(shù)碼管的結(jié)構(gòu)與驅(qū)動方法等。、結(jié)構(gòu)安排首先闡述了數(shù)字計(jì)數(shù)器在日常生活中的重要性，其次介紹硬件結(jié)構(gòu)及其設(shè)計(jì)方法與軟件的設(shè)計(jì)流程，最后根據(jù)硬件與流程圖設(shè)計(jì)出相應(yīng)的程序及代碼。. . . . .學(xué)習(xí)參考第 2章 整體設(shè)計(jì)方案、設(shè)計(jì)方案選擇方案一：采用多種數(shù)字邏輯電路來實(shí)現(xiàn)邏輯控制、主門、門控、計(jì)數(shù)單元的設(shè)計(jì)要求，這樣設(shè)計(jì)的電路整體比較復(fù)雜，而且不宜完成發(fā)揮部分的功能要求。所以方案一不采用。方案二：可以采用 FPGA來實(shí)現(xiàn)邏輯控制、主門、門控、計(jì)數(shù)單元的設(shè)計(jì)要求，并且設(shè)計(jì)方便，但由于對 FPGA的技術(shù)原理掌握不夠熟練，所以放棄方案二。方案三：系統(tǒng)采用 AT89C52為核心的單片機(jī)控制系統(tǒng)，實(shí)現(xiàn)原理圖中的邏輯控制、主門、門控、計(jì)數(shù)的設(shè)計(jì)要求。單片機(jī)計(jì)數(shù)器的方式控制寄存器 TMOD中的 GATE位=1時，可以很方便的進(jìn)行 INT0引腳的外部輸入信號的時間間隔測量。且單片機(jī)的控制電路很容易實(shí)現(xiàn)擴(kuò)展，比如語音模塊、測溫 I2C模塊、時鐘模塊、A/D 模塊等。故采用方案三。、設(shè)計(jì)方框圖AT89C52 單片機(jī)LED 顯示電源電路74HC573驅(qū)動復(fù)位電路時鐘源數(shù)據(jù)采集電路手動模擬計(jì)數(shù)按鍵清零鍵. . . . .學(xué)習(xí)參考第 3章 硬件設(shè)計(jì)及功能、基本介紹AT89C52 是一個低電壓，高性能 CMOS 8 位單片機(jī) ，片內(nèi)含 8k bytes 的可反復(fù)擦寫的 Flash 只讀程序存儲器和 256 bytes 的隨機(jī)存取數(shù)據(jù)存儲器（RAM ） ，器件采用 ATMEL 公司的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲單元，AT89C52 單片機(jī)在電子行業(yè)中有著廣泛的應(yīng)用。其引腳排列與 PDIP 封裝如下圖所示。引腳排列 PDIP 封裝主 要 功 能 特 性 : 兼 容 MCS51 指 令 系 統(tǒng) 8k 可 反 復(fù) 擦 寫 (大 于 1000 次 ） Flash ROM； 32 個 雙 向 I/O 口 ； 256x8bit 內(nèi) 部 RAM； 3 個 16 位 可 編 程 定 時 /計(jì) 數(shù) 器 中 斷 ； 時 鐘 頻 率 024MHz； 2 個 串 行 中 斷 ， 可 編 程 UART 串 行 通 道 ； 2 個 外 部 中 斷 源 ， 共 8 個 中 斷 源 ； 2 個 讀 寫 中 斷 口 線 ， 3 級 加 密 位 ； 低 功 耗 空 閑 和 掉 電 模 式 ， 軟 件 設(shè) 置 睡 眠 和 喚 醒 功 能 ； 1有 PDIP、PQFP、TQFP 及 PLCC 等幾種封裝形式，以適應(yīng)不同產(chǎn)品的需求。. . . . .學(xué)習(xí)參考、AT89C52 引腳功能VCC：單片機(jī)的供電電壓 ,最佳工作電壓為 5V。GND：單片機(jī)的接地引腳。RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST腳兩個機(jī)器周期的高電平時間。ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機(jī)器周期兩次/PSEN 有效。在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN 信號將不出現(xiàn)。/EA / VPP：當(dāng)/EA 保持低電平時，則在此期間外部程序存儲器（0000HFFFFH） ，不管是否有內(nèi)部程序存儲器。XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。 P0端口[] P0是一個 8位漏極開路型雙向 I/O端口，端口置 1（對端口寫 1）時作高阻抗輸入端。作為輸出口時能驅(qū)動 8個 TTL。對內(nèi)部 Flash程序存儲器編程時，接收指令字節(jié)。校驗(yàn)程序時輸出指令字節(jié)，要求外接上拉電阻。在訪問外部程序和外部數(shù)據(jù)存儲器時，P0 口是分時轉(zhuǎn)換的地址(低 8位)/數(shù)據(jù)總線，訪問期間內(nèi)部的上拉電阻起作用。P1端口[－] P1是一個帶有內(nèi)部上拉電阻的 8位雙向 I/0端口。輸出時可驅(qū)動 4個 TTL。端口置 1時，內(nèi)部上拉電阻將端口拉到高電平，作輸入用。對內(nèi)部 Flash程序存儲器編程時，接收低 8位地址信息。 P2端口[－] P2是一個帶有內(nèi)部上拉電阻的 8位雙向 I/0端口。輸出時可驅(qū)動 4個 TTL。端口置 1時，內(nèi)部上拉電阻將端口拉到高電平，作輸入用。對內(nèi)部 Flash程序存儲器編程時，接收高 8位地址和控制信息。在訪問外部程序和 16位外部數(shù)據(jù)存儲器時，P2 口送出高 8位地址。而在訪問 8位地址的外部數(shù)據(jù)存儲器時其引腳上的內(nèi)容在此期間不會改變。 P3端口[－] P2是一個帶有內(nèi)部上拉電阻的 8位雙向 I/0端口。輸出時可驅(qū)動 4個 TTL。端口置 1時，內(nèi)部上拉電阻將端口拉到高電平，作輸入用。對內(nèi)部 Flash程序存儲器編程時，接控制信息。除此之外 P3端口還用于一些專門功能，具體如表 11所示。. . . . .學(xué)習(xí)參考P3引腳 兼用功能 串行通訊輸入（RXD） 串行通訊輸出（TXD） 外部中斷 0（ INT0） 外部中斷 1（INT1） 定時器 0輸入(T0) 定時器 1輸入(T1) 外部數(shù)據(jù)存儲器寫選通 WR 外部數(shù)據(jù)存儲器寫選通 RD表 11 P3 端口引腳第二功能、STC89c52 系統(tǒng)結(jié)構(gòu)圖圖 11是 MCS52系列單片機(jī)的內(nèi)部結(jié)構(gòu)示意圖。圖 11. . . . .學(xué)習(xí)參考、STC89c52 的復(fù)位與時鐘MCS52單片機(jī)具有兩種復(fù)位方式，如圖 12所示。上電復(fù)位 手動復(fù)位圖 12MCS52 單片機(jī)時鐘信號源連接如圖 13所示。內(nèi)部時鐘信號源 外部時鐘信號源 圖 13
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1