【文章內(nèi)容簡介】 元件，能夠提供示波器、萬用表等十幾種常用的電子儀器；具有強(qiáng)大的電路圖繪制功能，可繪制出符合標(biāo)準(zhǔn)的電子圖紙；它還具有強(qiáng)大的波形顯示功能，并且結(jié)果可輕松放入各類文檔。用該軟件進(jìn)行設(shè)計(jì)、分析非常方便。本文在 MAX+plusⅡ基礎(chǔ)上設(shè)計(jì)電子時(shí)鐘，是由數(shù)字集成電路構(gòu)成、用數(shù)碼管顯示的一種現(xiàn)代計(jì)時(shí)器，與傳統(tǒng)機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更長的使用壽命，因此廣泛使用。MAX+plusⅡ是美國加州 Altera 公司推出的專門用于電子線路仿真實(shí)驗(yàn)與設(shè)計(jì)的“虛擬電子工作平臺” 。 MAX+plusⅡ是一種在電子技術(shù)工程與電子技術(shù)教學(xué)中廣泛應(yīng)用的優(yōu)秀計(jì)算機(jī)仿真軟件，被公認(rèn)為是最易使用，人機(jī)界面最友善的數(shù)字系統(tǒng)開發(fā)軟件，特別適合初學(xué)者使用。8第三章 數(shù)字鐘的設(shè)計(jì)要求及總體設(shè)計(jì) 設(shè)計(jì)要求1)具有時(shí)、分、秒計(jì)數(shù)顯示功能，以 24 小時(shí)循環(huán)計(jì)時(shí)；2)具有清零、使能功能3)具有調(diào)節(jié)小時(shí)、分、秒功能；4)具有整點(diǎn)報(bào)時(shí)功能；5)具有顯示年、月、日的功能； 功能要求分析根據(jù)以上數(shù)字鐘的功能要求，需要完成以下幾個(gè)部分:1)時(shí)鐘模塊：由試驗(yàn)箱內(nèi)部時(shí)鐘提供，對計(jì)數(shù)器提供計(jì)數(shù)時(shí)鐘信號；2)秒鐘模塊：對秒進(jìn)行 60 進(jìn)制循環(huán)計(jì)數(shù)，并向分鐘產(chǎn)生進(jìn)位，同時(shí)具有調(diào)分功能；3)分鐘模塊：對分進(jìn)行 60 進(jìn)制循環(huán)計(jì)數(shù)，并向小時(shí)產(chǎn)生進(jìn)位，同時(shí)具有調(diào)時(shí)功能4)小時(shí)模塊：對小時(shí)進(jìn)行 24 進(jìn)制循環(huán)計(jì)數(shù)。 總體設(shè)計(jì) 設(shè)計(jì)框圖9時(shí)計(jì)數(shù)器標(biāo)準(zhǔn)秒信號脈沖秒計(jì)數(shù)器 分計(jì)數(shù)器分脈沖信號號時(shí)脈沖信號秒輸出分輸出時(shí)輸出六段顯示譯碼器譯碼LED 七段顯示器顯示“時(shí)”“分”“秒”圖 設(shè)計(jì)框圖 設(shè)計(jì)原理圖clkresetsetminenmindaout[]clkclk1resetsethourenhourdaout[]clkreset daout[]second:u1hour:u3clkresetsetminsethour second_daout[6..0]minute_daout[6..0]hour_daout[5..0]minute:u2圖 設(shè)計(jì)原理圖10該數(shù)字電子鐘的原理圖如上圖所示，它由一個(gè)秒計(jì)數(shù)器（）、一個(gè)分計(jì)數(shù)器()、一個(gè)時(shí)計(jì)數(shù)器()組成。他們均由各子模塊源程序生成。然后根據(jù)設(shè)計(jì)原理連接而成。能實(shí)現(xiàn)各子模塊的功能。其中：輸入： CLK—時(shí)鐘脈沖（可以任意設(shè)置）RESET—復(fù)位信號SETMIN—分加 1 信號，SETHOUR—時(shí)加 1 信號輸出： SECOND_DAOUT—秒輸出MINUTE_DAOUT—分輸出 HOUR_DAOUT—時(shí)輸出 設(shè)計(jì)原理電子時(shí)鐘是一個(gè)將“時(shí)”“分”“秒”顯示于人的視覺器官的計(jì)時(shí)裝置。它的計(jì)時(shí)周期為 24 小時(shí)；顯示滿刻度為 23 時(shí) 59 分 59 秒，另外具備校時(shí)功能。因此，一個(gè)基本的數(shù)字鐘電路主要由“時(shí)”“分”“秒”計(jì)數(shù)器校時(shí)電路組成。將標(biāo)準(zhǔn)秒信號送入“秒計(jì)數(shù)器”，“秒計(jì)數(shù)器”采用 60進(jìn)制計(jì)數(shù)器，每累加 60 秒發(fā)送一個(gè)“分脈沖”信號，該信號將被送到“分計(jì)數(shù)器”?！胺钟?jì)數(shù)器”也采用 60 進(jìn)制計(jì)數(shù)器，每累加 60 分發(fā)送一個(gè)“時(shí)脈沖”信號，該信號將被送到“時(shí)計(jì)數(shù)器”?！皶r(shí)計(jì)數(shù)器”采用 24 進(jìn)制計(jì)數(shù)器，可實(shí)現(xiàn)對一天 24 小時(shí)的累計(jì)。譯碼顯示電路“時(shí)”“分”“秒”計(jì)數(shù)器的輸出狀態(tài)六段顯示譯碼器譯碼。通過六位ＬＥＤ七段顯示器顯示出來。校時(shí)電路器是用來對“時(shí)”“分”“秒”顯示數(shù)字進(jìn)行校時(shí)調(diào)整的，可以根據(jù)當(dāng)前需要的時(shí)間來設(shè)置電子時(shí)鐘的時(shí)間，使它從這個(gè)時(shí)間開始計(jì)時(shí)。也可以對電子鐘復(fù)位，重新開始計(jì)時(shí)。 各模塊及其功能電子鐘計(jì)數(shù)采用層次化設(shè)計(jì)，將設(shè)計(jì)任務(wù)分成若干個(gè)模塊，規(guī)定每一模塊的功能和各模塊之間的接口。1）SECOND 模塊：用來對秒進(jìn)行計(jì)時(shí)，當(dāng)記到計(jì)數(shù)器的低四位為 1001 時(shí)，若高三位不是 101 時(shí)，則秒計(jì)數(shù)器加 7，目的是使計(jì)數(shù)值變?yōu)?BCD 碼。若高三位是 101 時(shí)，則有一進(jìn)位。當(dāng)計(jì)數(shù)11器的低四位不為 1001 時(shí)，計(jì)數(shù)器加 1。SECOND 模塊給 MINUTE 的時(shí)鐘由SETMINUTE 和它本身記到 60 的進(jìn)位兩部分組成。2）MINUTE 模塊：用來對分進(jìn)行計(jì)時(shí)，當(dāng)記到計(jì)數(shù)器的低四位為 1001 時(shí)，若高三位不是 101 時(shí)，則分計(jì)數(shù)器加 7，目的是使計(jì)數(shù)值變?yōu)?BCD 碼。若高三位是 101 時(shí)，則有一進(jìn)位。當(dāng)計(jì)數(shù)器的低四位不為 1001 時(shí)，計(jì)數(shù)器加1。MINUTE 模塊的時(shí)鐘由 SETMIN 和 SECOND 記到 60 的進(jìn)位兩部分組成。3）HOUR 模塊：用來對時(shí)進(jìn)行計(jì)數(shù)，當(dāng)記到計(jì)數(shù)器的低四位為 1001 時(shí)，若高三位小于 010 時(shí)，則時(shí)計(jì)數(shù)器加 7，目的是使計(jì)數(shù)值變?yōu)?BCD 碼。當(dāng)計(jì)數(shù)器的高三位小于 010，低四位小于 1001 時(shí)，計(jì)數(shù)器加 1；若當(dāng)計(jì)數(shù)器記到0100100 時(shí)，則有一進(jìn)位。HOUR 模塊的時(shí)鐘由 SETHOUR 和 MINUTE 記到 60的進(jìn)位兩部分組成。4）掃描模塊 SELTIME：輸 入 為 秒 （ 含 個(gè) ／ 十 位 ） 、 分 、 時(shí) 、 掃 描 時(shí) 鐘CLK1K， 輸 出 為 D 和 顯 示 控 制 信 號 SEL。5）整點(diǎn)報(bào)時(shí)功能模塊 ALERT：輸 入 為 分 ／ 秒 信 號 ， 輸 出 為 高 頻 聲 控 Q1K和 Q500。6）頂層 CLOCK_TOP 模塊：用來對元件進(jìn)行例化，以及對端口進(jìn)行映射。同時(shí)整個(gè)計(jì)數(shù)器有清零，調(diào)時(shí)，調(diào)分功能。 端口引腳名稱輸入：CLK, RESET, SETMIN, SETHOUR，STOP輸出：SPERK, SECOND[6..0], MIN[6..0], HOUR[6..0] 12第四章 VHDL 程序設(shè)計(jì) 分頻模塊晶體振蕩器是構(gòu)成數(shù)字式時(shí)鐘的核心，振蕩器的穩(wěn)定度及頻率的精度決定了數(shù)字鐘計(jì)時(shí)的準(zhǔn)確程度，它保證了時(shí)鐘的走時(shí)準(zhǔn)確及穩(wěn)定。石英晶體的選頻特性非常好，只有某一頻率點(diǎn)的信號可以通過它，其它頻率段的信號均會被它所衰減，而且，振蕩信號的頻率與振蕩電路中的R、C元件的數(shù)值無關(guān)。因此，這種振蕩電路輸出的是準(zhǔn)確度極高的信號。然后再利用分頻電路，將其輸出信號轉(zhuǎn)變?yōu)槊胄盘?。本系統(tǒng)使用的晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的 40MHz的方波信號，其輸出至分頻電路。分頻電路的邏輯框圖如圖 42 所示。圖 分頻電路模塊電路中采用 Max+plusII 元器件庫中的計(jì)數(shù)器 7490 進(jìn)行硬件分頻。經(jīng)分頻后輸出 1HZ 的標(biāo)準(zhǔn)秒信號 CLK4MHZ 的按鍵掃描信號、1KHZ 的按鍵去抖信號和 500HZ 用于報(bào)時(shí)模塊的輸入信號。分頻電路主要功能有 2 個(gè)，一是產(chǎn)生標(biāo)準(zhǔn)秒脈沖信號；二是可提供整點(diǎn)報(bào)時(shí)所需要的高、低頻率信號。13 圖 頂層設(shè)計(jì) 軟件設(shè)計(jì)根據(jù)數(shù)字電子鐘的設(shè)計(jì)原理，按照自定向下的設(shè)計(jì)思路，編寫各個(gè)模塊的VHDL 源程序。 SECOND 模塊1）源程序如下：LIBRARY IEEE。USE 。USE 。ENTITY SECOND IS PORT (CLK: IN STD_LOGIC。 系統(tǒng)時(shí)鐘信號 RESET:IN STD_LOGIC。 系統(tǒng)復(fù)位信號 SETMIN:IN STD_LOGIC。 分設(shè)置信號 ENMIN: OUT STD_LOGIC。 分計(jì)數(shù)時(shí)鐘信號 DAOUT: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 秒計(jì)數(shù)值END ENTITY SECOND。ARCHITECTURE ART OF SECOND IS SIGNAL COUNT :STD_LOGIC_VECTOR(6 DOWNTO 0)。 SIGNAL ENMIN_1,ENMIN_2:STD_LOGIC。BEGIN14DAOUT=COUNT。ENMIN_2=(SETMIN AND CLK)。ENMIN=(ENMIN_1 OR ENMIN_2)。PROCESS(CLK,RESET,SETMIN) BEGIN IF (RESET=39。039。)THEN COUNT=0000000。 ENMIN_1=39。039。 ELSIF(CLK39。EVENT AND CLK=39。139。)THEN IF(COUNT(3 DOWNTO 0)=1001)THEN IF(COUNT1660)THEN IF(COUNT=1011001)THEN ENMIN_1=39。139。 COUNT=0000000。ELSECOUNT=COUNT+7。 END IF。ELSE COUNT=0000000。END IF。ELSIF(COUNT1660)THENCOUNT=COUNT+1。ENMIN_1=39。039。ELSE COUNT=0000000。 ENMIN_1=39。039。 END IF。END IF。 END PROCESS。END ART。2）仿真波形圖：15圖 SECOND 模塊仿真波形圖仿真波形分析：由仿真波形圖可知，當(dāng) clk 和 carry 為上升沿時(shí)，sec1 輸出由 9 變?yōu)?0，并且 sec1 都是由 0 到 9 循環(huán)，sec2 輸出由 5 變?yōu)?，并且 sec2 都是由 0 到 5 循環(huán)，所以，這是一個(gè) 60 進(jìn)制的秒控制模塊。 MINUTE 模塊1）源程序如下：LIBRARY IEEE。USE 。USE 。ENTITY MINUTE IS PORT (CLK: IN STD_LOGIC。 分計(jì)數(shù)時(shí)鐘信號 CLKS: IN STD_LOGIC。 時(shí)設(shè)置時(shí)鐘信號 RESET: IN STD_LOGIC。 系統(tǒng)復(fù)位信號 SETHOUR:IN STD_LOGIC。 時(shí)設(shè)置信號 ENHOUR: OUT STD_LOGIC。 時(shí)計(jì)數(shù)時(shí)鐘信號 DAOUT: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 分計(jì)數(shù)值END ENTITY MINUTE。 ARCHITECTURE ART OF MINUTE IS SIGNAL COUNT :STD_LOGIC_VECTOR(6 DOWNTO 0)。 SIGNAL ENHOUR_1,ENHOUR_2:STD_LOGIC。16BEGINDAOUT=COUNT。ENHOUR_2=(SETHOUR AND CLKS)。ENHOUR=(ENHOUR_1 OR ENHOUR_2)。PROCESS(CLK,RESET,SETHOUR) BEGIN IF (RESET=39。039。)THEN COUNT=0000000。 ENHOUR_1=39。039。 ELSIF(CLK39。EVENT AND CLK=39。139。)THEN IF(COUNT(3 DOWNTO 0)=1001)THEN IF(COUNT1660)THEN IF(COUNT=1011001)THEN ENHOUR_1=39。139。 COUNT=0000000。ELSE COUNT=COUNT+7。 ENHOUR_1=39。039。 END IF。ELSE COUNT=0000000。END IF。ELSIF(COUNT1660)THENCOUNT=COUNT+1。ENHOUR_1=39。039。 AFTER 100 NS。ELSE COUNT=0000000。ENHOUR_1=39。039。 END IF。END IF。 END PROCESS。END ART。172）仿真波形圖：圖 MINUTE 模塊仿真波形圖仿真波形分析：由仿真波形圖可知，當(dāng) clk 和 carry 為上升沿時(shí)，min1 輸出由 9 變?yōu)?0，并且 min1 都是由 0 到 9 循環(huán)，min2 輸出由 5 變?yōu)?，并且 min2 都是由 0 到 5 循環(huán)，所以，這是一個(gè) 60 進(jìn)制的分控制模塊。 HOUR 模塊1）源程序如下：LIBRARY IEEE。USE 。USE 。ENTITY HOUR IS PORT (CLK: IN STD_LOGIC。 時(shí)計(jì)數(shù)時(shí)鐘信號 RESET: