【文章內(nèi)容簡介】 這12位用來存放整數(shù)部分DIV_Mantissa。高16位未使用。這里波特率的計(jì)算通過如下公式計(jì)算 。這里的pclkx（x=2）是給外設(shè)的時(shí)鐘（PCLK1用于串口5，PCLK2用于串口1），USARTDIV是一個(gè)無符號的定點(diǎn)數(shù)，它的值可以有串口的BRR寄存器值得到。而我們更關(guān)心的是如何從USARTDIV的值得到USART_BRR的值，因?yàn)橐话阄覀冎赖氖遣ㄌ芈?，和PCLKx的時(shí)鐘，要求的就是USART_BRR的值。 下面我們來介紹如何通過USARTDIV得到串口USART_BRR寄存器的值，假設(shè)我們的串口1要設(shè)置為9600的波特率，而PCLK2的時(shí)鐘為72M。這樣，我們根據(jù)上面的公式有：USARTDIV=72000000/9600*16=那么得到：DIV_Fraction=16*=12=0X0C。DIV_Mantissa= 468=0X1D4。這樣，我們就得到了USART1BRR的值為0X1D4C。只要設(shè)置串口1的BRR寄存器值為0X1D4C就可以得到9600的波特率。 4，串口控制。STM32的每個(gè)串口都有3個(gè)控制寄存器USART_CR1~3，串口的很多配置都是通過這3個(gè)寄存器來設(shè)置的。這里我們只要用到USART_CR1就可以實(shí)現(xiàn)我們的功能了。 寄存器USART_BRR各位描述BIT 13: 串口功能；BIT 12: MODE，字長。0:1個(gè)開始位，8個(gè)數(shù)據(jù)位，1位停止位（默認(rèn)）；1:1個(gè)開始位，9位數(shù)據(jù)位，1位停止位（默認(rèn)）；*注意：停止位的長度可在USART_CR2寄存器中設(shè)置。BIT 11: WAKE 喚醒功能BIT 10: 校檢使能位，當(dāng)激活奇偶校驗(yàn)功能時(shí)，置位該位將自動(dòng)往要傳輸數(shù)據(jù)的高位字節(jié)處插入就校驗(yàn)位。BIT 09: Parity Selection，0：偶校驗(yàn)；1：奇校驗(yàn)。BIT 08: PE Interrupt EnableBIT 07: 發(fā)送緩沖區(qū)空中斷使能位BIT 06: 發(fā)送完成中斷使能位BIT 05: 接收緩沖區(qū)非空中斷使能位BIT 04: Idle Interrupt EnableBIT 03: Transfer EnableBIT 02: Receive EnableBIT 01: Receiver WakeupBIT 00: Send Break 5，數(shù)據(jù)發(fā)送與接收。STM32的發(fā)送與接收是通過數(shù)據(jù)寄存器USART_DR來實(shí)現(xiàn)的，這是一個(gè)雙寄存器，包含了TDR和RDR。當(dāng)向該寄存器寫數(shù)據(jù)的時(shí)候，串口就會自動(dòng)發(fā)送，當(dāng)收到收據(jù)的時(shí)候，也是存在該寄存器內(nèi)。該寄存器的各位描述如下： 寄存器USART_DR各位描述可以看出，雖然是一個(gè)32位寄存器，但是只用了低9位（DR[8:0]），其他都是保留。 DR[8:0]為串口數(shù)據(jù)，包含了發(fā)送或接收的數(shù)據(jù)。由于它是由兩個(gè)寄存器組成的，一個(gè)給發(fā)送用(TDR)，一個(gè)給接收用(RDR)，該寄存器兼具讀和寫的功能。TDR寄存器提供了內(nèi)部總線和輸出移位寄存器之間的并行接口。RDR寄存器提供了輸入移位寄存器和內(nèi)部總線之間的并行接口。 當(dāng)使能校驗(yàn)位(USART_CR1種PCE位被置位)進(jìn)行發(fā)送時(shí)，寫到MSB的值(根據(jù)數(shù)據(jù)的長度不同，MSB是第7位或者第8位)會被后來的校驗(yàn)位該取代。當(dāng)使能校驗(yàn)位進(jìn)行接收時(shí)，讀到的MSB位是接收到的校驗(yàn)位。 6，串口狀態(tài)。串口的狀態(tài)可以通過狀態(tài)寄存器USART_SR讀取。USART_SR的各位描述如下：這里我們關(guān)注一下兩個(gè)位，第6位RXNE和TC。RXNE（讀數(shù)據(jù)寄存器非空），當(dāng)該位被置1的時(shí)候，就是提示已經(jīng)有數(shù)據(jù)被接收到了，并且可以讀出來了。這時(shí)候我們要做的就是盡快去讀取USART_DR，通過讀USART_DR可以將該位清零，也可以向該位寫0，直接清除。TC（發(fā)送完成），當(dāng)該位被職位的時(shí)候，表示USART_DR內(nèi)的數(shù)據(jù)已經(jīng)被發(fā)送完成了。如果設(shè)置了這個(gè)位的中斷，則會產(chǎn)生中斷。該位也有兩種清零方式：1）讀USART_SR，寫USART_DR。2）直接向該位寫0。 DM9161用法介紹DM9161AEP是一款完全集成的和符合成本效益單芯片快速以太網(wǎng)PHY。DM9161AEP通過可變電壓的 MII 或 RMII 標(biāo)準(zhǔn)數(shù)字接口連接到 MAC 層，支持 HP AutoMDIX?。是目前常見的一款物理層收發(fā)器，由于全球的MCU集成度不斷提高，由早先的MAC+PHY+MII的衍生到現(xiàn)在的PHY，在以太網(wǎng)部分的成本，逐漸降低。有如下特點(diǎn) LQFP封裝 ：，　?。ㄍ扑]使用MII） （AUTOmix） %的廠家的MCU完全兼容，是ATMEL推薦使用的單口PHY。注：目前DM9161AEP支持的溫度范圍是075176。，而工業(yè)級的DM9161BIEP是支持40176。到85176。在應(yīng)用過程中，DM9161AEP常出現(xiàn)的錯(cuò)誤是，晶振的連接，以及網(wǎng)絡(luò)變壓器的匹配，所以應(yīng)該慎重選擇。DM9161引腳圖如下所示： DM9161引腳圖 DM9161引腳說明16腳 TXER/TXD [4]：輸入腳，傳輸錯(cuò)誤或者是第五個(gè)TXD數(shù)據(jù)位，在100兆模式下，此腳為高，同時(shí)TXEN為高，暫停信號代替實(shí)際的數(shù)據(jù)。在10兆模式下這個(gè)輸入腳被忽略，在旁路模式下（旁路4B5B）此腳變成TXD[4]腳，第五個(gè)TXD的數(shù)據(jù) of 5B信號。20,19,18,17腳 TXD [0:3] 發(fā)送數(shù)據(jù)，4位數(shù)據(jù)輸入（與TXCLK同步）在10兆或者100兆的半字節(jié)模式，在10兆的GPSI模式（7線）下，TXD [0]被用作串行數(shù)據(jù)輸入腳，TXD [1:3]被忽略。輸入腳即芯片發(fā)送數(shù)據(jù)給它，它接收后再發(fā)送。21腳TXEN：傳輸使能，高電平表示TXD [0:3]上數(shù)據(jù)是合法的在10兆或者100兆模式下。在10兆的GPSI模式（7線）下，高電平顯示TXD [0]上數(shù)據(jù)合法。22腳TXCLK/ISOLATE：輸出腳，當(dāng)剛上電時(shí)是輸入腳，拉低，發(fā)送時(shí)鐘腳，為TXEN, TXD, and TXER. TXCLK的傳輸提供時(shí)鐘參考，有PHY提供。25MHZ是100兆半字節(jié)模式，10兆是10兆GPSI (7Wired) mode（說是7線好像只用單線傳輸）。ISOLATE的設(shè)置是：當(dāng)上電復(fù)位時(shí)是輸入，0：,1：.24腳MDC:輸入腳，管理數(shù)據(jù)的時(shí)鐘腳，MDIO管理數(shù)據(jù)的同步時(shí)鐘，這個(gè)時(shí)鐘由管理芯片提供，.25腳MDIO:輸入/輸出腳，雙向的管理數(shù)據(jù)可能被管理芯片或者PHY提供。29,28,27,26 RXD[0:3]/PHYAD[0:3]：三態(tài)輸出，上電輸入，拉低，在10/100兆MII模式四位輸出（與RXCLK同步)。在10兆的GPSI模式（7線）下，RXD [0]腳是串行數(shù)據(jù)輸出腳，RXD [1:3] are ignored,PHY address [0:3]，上電復(fù)位成輸入腳，PHY地址檢測輸入腳。32腳 MDINTR：輸入/輸出，上電輸入，拉低，狀態(tài)中斷輸出腳，當(dāng)有一個(gè)狀態(tài)改變（包括link, speed, duplex depend on interrupt register [21]）即由狀態(tài)改變同時(shí)中斷也設(shè)置了，才會輸出。如果原來是低，則中斷時(shí)輸出高，如果是高則中斷時(shí)輸出低。34腳 RXCLK/10BTSER：三態(tài)輸出腳，上電輸入，拉高，接收時(shí)鐘由PHY提供時(shí)間參考為RXDV, RXD, and RXER.。PHY可能從接收的數(shù)據(jù)中恢復(fù)RXCLK參考，或者從25MHZ在100M MII模式下， MII模式下，10MHZ在 10Mbps GPSI (7Wired) mode。10BTSER僅支持10M模式（上電輸入），0 = GPSI (7Wired) mode in 10M mode，1 = MII mode in 10M mode35腳CRS/PHYAD[4]：三態(tài)輸出，上電輸入，拉低，載波感應(yīng)檢測或者PHYAD[4]，在10 BASET或者100BASETX的半雙工模式下，高電平表示載波的存在是因?yàn)榻邮栈蛘邆鬏斢行Вㄕ谶M(jìn)行中）在repeater或者全雙工模式下，這個(gè)信號置高顯示載波的存在僅僅因?yàn)榻邮沼行Т四_作為PHYAD[4]（上電輸入）PHY地址感應(yīng)輸入腳。36腳COL/RMII：三態(tài)輸出，上電輸入，拉低，沖突檢測，在10M或者100M的半雙工模式，高電平顯示沖突狀態(tài)，在全雙工模式，此腳一直為低。簡化的MII使能腳，此腳也用來選擇正常的MII或者簡化的MII,(上電是輸入)，0是正常的MII(默認(rèn))，1是簡化的MII，此腳經(jīng)常被拉低，除非用于簡化的MII。37 腳RXDV/TESTMODE：三態(tài)輸出，上電輸入，拉低，接收數(shù)據(jù)合法，高電平顯示合法的數(shù)據(jù)在RXD [0:3]中，測試模式控制腳（上電輸入）0是正常的操作（默認(rèn)）1為測試模式使能。38腳 RXER/RXD[4]/RPTR：三態(tài)輸出，上電輸入，拉低，接收數(shù)據(jù)錯(cuò)誤或者5B情況下第五個(gè)接收數(shù)據(jù)位，高電平顯示一個(gè)不合法的符號被檢測到，在解碼旁路模式（旁路4B5B）RXER變成RXD [4],5B符號的第五個(gè)接收數(shù)據(jù)位。這個(gè)腳也可以用來選擇Repeater or Node mode.（上電輸入）0 Node Mode (default),1 Repeater Mode.31 LEDMODE：LED模式選擇，0，支持雙燈，1正常的燈40 RESET：低電平用來初始化DM9161A3,4腳 RX+RX：輸入腳，差分?jǐn)?shù)據(jù)從媒體被接收7,8腳 TX+ TX：輸出腳，差分傳輸對，差分?jǐn)?shù)據(jù)被傳輸?shù)矫襟w，在TP模式下。11 腳 LED0/OP0：輸出腳，上電輸入，上拉。LED驅(qū)動(dòng)輸出0，op0：上電復(fù)位輸入，此腳用來控制強(qiáng)制的或者是公布的操作模式，在上電后此值被寫入寄存器。12腳 LED1/OP1：輸出腳，上電輸入，上拉。LED驅(qū)動(dòng)輸出1，op1：上電復(fù)位輸入，此腳用