【正文】 為8位或16位微處理器而設計的，支持大部分的標準協(xié)議，連接方式有以太網連接、撥號連接和直接連接方式。 研發(fā)方向和技術關鍵（1）合理設計硬件電路，使各模塊功能協(xié)調；（2）STM32對DM9161的控制；（3）STM32對串口模塊的控制；（4）STM32對TCP/IP協(xié)議棧的開發(fā)； 主要技術指標（1）合理設計硬件電路，使各模塊功能協(xié)調（2）STM32可以實現(xiàn)對數(shù)據的處理和傳輸。按性能分成兩個不同的系列：STM32F103“增強型”系列和STM32F101“基本型”系列。RTL8019AS是由臺灣Realtek公司生產的100pin PQFP 封裝10Mbps以太網控制器，符和Ethernet ，其應用成熟廣泛，但是由于RTL8019AS沒有集成內部硬件協(xié)議，此方案需要在主控制器內部編寫以太網通訊協(xié)議、程序繁瑣、耗費時間，不利于系統(tǒng)的快速開發(fā)和穩(wěn)定運行。他還提供了一個內部DMA模塊，以實現(xiàn)快速數(shù)據吞吐和硬件支持的IP較驗和計算。系統(tǒng)運行后進入主程序，首先對系統(tǒng)硬件進行初始化，而后再對網絡進行初始化，然后檢查網絡連接是否正常，連接正常則進行周期運行顯示，不正常則重新進行連接。其中與以太網最重要的硬件是MAC（介質訪問控制）及其專用的DMA。9. 內部FIFO用于緩存?zhèn)鬏敽徒邮諑?。以太網的外設還包括一個SMI用于和外部的PHY通信。而MDIO是數(shù)據輸入和輸出數(shù)據是要用MDC時鐘信號來同步傳輸狀態(tài)信號給物理設備，或者從物理設備那得到狀態(tài)信號。讀操作完成后，SMI復位Busy bit，然后用從PHY中讀到的數(shù)據來更新MII數(shù)據寄存器。APB2ENR寄存器在之前已經介紹過了，這里不再介紹。而我們更關心的是如何從USARTDIV的值得到USART_BRR的值，因為一般我們知道的是波特率，和PCLKx的時鐘，要求的就是USART_BRR的值。STM32的每個串口都有3個控制寄存器USART_CR1~3，串口的很多配置都是通過這3個寄存器來設置的。BIT 11: WAKE 喚醒功能BIT 10: 校檢使能位，當激活奇偶校驗功能時，置位該位將自動往要傳輸數(shù)據的高位字節(jié)處插入就校驗位。 寄存器USART_DR各位描述可以看出，雖然是一個32位寄存器，但是只用了低9位（DR[8:0]），其他都是保留。串口的狀態(tài)可以通過狀態(tài)寄存器USART_SR讀取。這時候我們要做的就是盡快去讀取USART_DR，通過讀USART_DR可以將該位清零，也可以向該位寫0，直接清除。有如下特點 LQFP封裝 ：，　?。ㄍ扑]使用MII） （AUTOmix） %的廠家的MCU完全兼容，是ATMEL推薦使用的單口PHY。輸入腳即芯片發(fā)送數(shù)據給它，它接收后再發(fā)送。32腳 MDINTR：輸入/輸出，上電輸入，拉低，狀態(tài)中斷輸出腳，當有一個狀態(tài)改變（包括link, speed, duplex depend on interrupt register [21]）即由狀態(tài)改變同時中斷也設置了，才會輸出。38腳 RXER/RXD[4]/RPTR：三態(tài)輸出，上電輸入，拉低，接收數(shù)據錯誤或者5B情況下第五個接收數(shù)據位，高電平顯示一個不合法的符號被檢測到，在解碼旁路模式（旁路4B5B）RXER變成RXD [4],5B符號的第五個接收數(shù)據位。10 腳 PWRDWN：輸入腳，掉電控制，高電平強制芯片到掉電模式，在掉電模式下大部分芯片的模塊被關電，僅MII管理接口（MDC, MDIO)可利用（PHY對管理傳輸有用，在MII上不會產生假信號），要想離開掉電模式必須用軟件或者硬件復位讓PWRDWN腳為低。CRS（載波感應）當傳輸或者接收中繼沒有空閑時有效（置高），當傳輸或者接收空閑時無效（置底），100BaseTX發(fā)射機接收4位數(shù)據在25M，輸出一個5位編碼MLT3信號到媒介在100M,芯片把25M在內部變成125M供內部使用。 嵌入式TCP/IP協(xié)議棧要在嵌入式系統(tǒng)中實現(xiàn)上述TCP八P協(xié)議,主要有兩種方案:一種是硬件實現(xiàn),將TCP/IP協(xié)議棧固化在芯片中,對外提供協(xié)議棧的編程接口,如博控自動化公司的TCP/IP協(xié)議棧芯片WS100使用時將芯片連接到微處理器CPU上,在應用程序中直接調用協(xié)議棧的API(卻licationInterface,應用程序接口)函數(shù),這種方案的優(yōu)點是應用簡單,缺點是價格昂貴。LwIP的進程模型：所有的TCP/IP協(xié)議獨立于操作系統(tǒng)內核之外，駐留在同一個進程的方式，TCP/IP協(xié)議棧和操作系統(tǒng)內核分開了，應用層程序既可以是單獨的進程也可以是駐留在LwIP的進程中。，網絡模塊的初始化函數(shù)的流程是首先是LwIP協(xié)議棧的初始化，再進行數(shù)據鏈路層發(fā)送接收線程的創(chuàng)建，之后進行網絡層設備的初始化。 本章小結本章介紹了本設計中所涉及的相關網絡協(xié)議，通過對這些網絡協(xié)議的學習和理解將為后續(xù)的程序編寫打下基礎。 LwIP_Init()。 }} 系統(tǒng)初始化子程序系統(tǒng)初始化子程序主要完成系統(tǒng)上電后，硬件初始化，時鐘頻率的設置，中斷初始化和中斷優(yōu)先級的設置，串行通訊口的初始化配置。 RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA| RCC_APB2Periph_GPIOB | RCC_APB2Periph_GPIOC |RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE | RCC_APB2Periph_AFIO, ENABLE)。 = USART_Parity_No。 tcp_tmr()。為了使用戶能夠通過互聯(lián)網對嵌入式設備進行實時控制，嵌入式WEB服務器的設計符合了嵌入式設備和網絡技術的發(fā)展要求。致謝在這幾個月的時間里，從對課題的理解，方案的設計，到電路的制作，再到論文的寫作，中間有著自己的努力，更有著老師和同學的關心和巨大的幫助。祝愿母校的將來更美好! 這是本人初次單獨完成系統(tǒng)的整體設計，難免會出現(xiàn)錯誤和不足之處，懇請批評指正！參考文獻[1]趙巍，[M].北京::94103.[2][M].杭州::124174.[3] ，2003. [4] MDK使用入門[M].北京航空航天大學出版社,2008.[5] [M].北京航空航天大學出版社,2008.[6][J].英文刊名MICROCON TROLLERamp。通過設計的工程提升了我的綜合素質。本文主要描述LwIP的設計和實現(xiàn)，并在此基礎上實現(xiàn)嵌入式WEB服務器的通訊應用。 etharp_tmr()。 = USART_Mode_Rx | USART_Mode_Tx。 GPIO_Configuration()。系統(tǒng)初始化子程序的代碼如下所示：void System_Setup(void){ RCC_ClocksTypeDef RCC_Clocks。 //檢查以太網連接 ETH_To_UART_init()。整個程序除主程序之外還有5個部分：系統(tǒng)初始化子程序、RS232通訊子程序、網口通訊子程序、I/O數(shù)據采集子程序和RS485通訊子程序。LwIP協(xié)議棧的初始化中可以調用LwIP協(xié)議棧所提供的API來實現(xiàn)。 LwIP與底層網絡設備驅動是底層硬件和整個軟件部分的接口，需要對外部的PHY進行控制，尤其是寄存器的配置，來實現(xiàn)數(shù)據的發(fā)送和接收，并為上層協(xié)議提供訪問的方法。LinuxTCP/IP協(xié)議棧:它的特點是與Linux系統(tǒng)的關系密切,只能在Linux系統(tǒng)或與Linux系統(tǒng)兼容的系統(tǒng)如協(xié)cLinux中使用它體積比較大,功能完善,支持BsD的套接字,應用廣泛,有大量資料可供參考[25,261但它的兼容性與體積都使得它在本項目中的應用成為不可能。 本章小結本章詳細介紹了本設計所要用到的硬件模塊STM32107作為主控制器，DM9161作為網絡控制模塊，用串口傳輸數(shù)據。此腳也被用來顯示上電復位輸入為高的時候LINK的連接狀態(tài)，0有LINK,1沒LINK39 DISMDIX:HP自動翻轉，1自動模式失效，0使能HP自動翻轉 DM9161標準協(xié)議說明DM9161A，快速以太單芯片傳輸，按IEEE ,標準，完整的100BaseTX模式和10BaseT模式，芯片提供一個MII借口按標準IEEE ，包含功能： DM9161標準協(xié)議TXD是4位半字節(jié)數(shù)據，被TXCLK驅動，在TXEN使能情況下，每一個TXCLK始終TXD (3:0) 通過PHY被接收TXCLK（傳輸時鐘）不間斷時鐘提供時間參考為TXEN, TXD, and TXER信號。11 腳 LED0/OP0：輸出腳，上電輸入，上拉。34腳 RXCLK/10BTSER：三態(tài)輸出腳，上電輸入，拉高，接收時鐘由PHY提供時間參考為RXDV, RXD, and RXER.。在10兆的GPSI模式（7線）下，高電平顯示TXD [0]上數(shù)據合法。而工業(yè)級的DM9161BIEP是支持40176。如果設置了這個位的中斷，則會產生中斷。由于它是由兩個寄存器組成的，一個給發(fā)送用(TDR)，一個給接收用(RDR)，該寄存器兼具讀和寫的功能。BIT 08: PE Interrupt EnableBIT 07: 發(fā)送緩沖區(qū)空中斷使能位BIT 06: 發(fā)送完成中斷使能位BIT 05: 接收緩沖區(qū)非空中斷使能位BIT 04: Idle Interrupt EnableBIT 03: Transfer EnableBIT 02: Receive EnableBIT 01: Receiver WakeupBIT 00: Send Break 5，數(shù)據發(fā)送與接收。 寄存器USART_BRR各位描述BIT 13: 串口功能；BIT 12: MODE，字長。這樣，我們根據上面的公式有：USARTDIV=72000000/9600*16=那么得到：DIV_Fraction=16*=12=0X0C。通過向該位寫1復位串口1，寫0結束復位。 2，串口復位。最多可提供5路串口（MiniSTM32使用的是STM32F103RBT6，具有3個串口），有分數(shù)波特率發(fā)生器、支持單線光通信和半雙工單線通訊、支持LIN、智能卡協(xié)議和IrDASIR ENDEC規(guī)范（僅串口3支持）、具有DMA