乘法器電路的設(shè)計(jì)(編輯修改稿)
2024-08-22 13:19 本頁面
【文章內(nèi)容簡(jiǎn)介】 , outd。 // 乘積每 2位 1組 always @( posedge clk ) begin firsta = a[3:2]。 seconda = a[1:0]。 firstb = b[3:2]。 secondb = b[1:0]。 end lookup m1( outa, firsta, firstb, clk ), // 元件調(diào)用 m2( outb, firsta, secondb, clk ), m3( outc, seconda, firstb, clk ), m4( outd, seconda, secondb, clk )。 always @( posedge clk ) begin out = ( outa 4 ) + ( outb 2 ) // 乘積 + ( outc 2 ) + outd。 end endmodule 4位查找表乘法器仿真波形圖 /*************** 8 8查找表乘法器 ****************/ module mult8x8( out, a, b, clk )。 output[15:0] out。 // 乘積 input[7:0] a, b。 // 操作數(shù) input clk。 reg[15:0] out。 reg[3:0] firsta, firstb。 // 操作數(shù)高 4位 reg[3:0] seconda, secondb。 // 操作數(shù)低 4位 wire[7:0] outa, outb, outc, outd。 // 乘積每 8位 1組 always @( posedge clk ) begin firsta = a[7:4]。 seconda = a[3:0]。 firstb = b[7:4]。 secondb = b[3:0]。 end mult4x4 n1( outa, firsta, firstb, clk ), // 元件調(diào)用 n2( outb, firsta, secondb, clk ), n3( outc, seconda, firstb, clk ), n4( outd, seconda, secondb, clk )。 always @( posedge clk ) begin out = ( outa 8 ) + ( outb 4 ) // 乘積
外語相關(guān)推薦
鄂ICP備17016276號(hào)-1