【文章內(nèi)容簡介】 短開發(fā)周期，降低研制成本。復(fù)雜可編程邏輯器件 CPLD 是當(dāng)今應(yīng)用最廣泛的可編程邏輯器件之一，后者也稱為可編程專用集成電路（ ASIC）。 CPLD 的靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就大大地提高了數(shù)字系統(tǒng)設(shè) 計(jì)的靈活性和通用性。硬件描述語言是一種用形式化方法來描述數(shù)字電路和設(shè)計(jì)數(shù)字 邏輯系統(tǒng)的語言，它的發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)綜合等方面。有專家認(rèn)為，在新的世紀(jì)中，使用 VHDL 語言來設(shè)計(jì)數(shù)字系統(tǒng)是電子設(shè)計(jì)技術(shù)的大勢所趨 。 EDA(Electronics Design Automation)即電子設(shè)計(jì)自動化技術(shù)，是一種以計(jì)算機(jī)為基本工作平臺，利用計(jì)算機(jī)圖形學(xué)、拓?fù)溥壿媽W(xué)、計(jì)算數(shù)學(xué)以至人工智能學(xué)等多種計(jì)算機(jī)應(yīng)用學(xué)科的最新成果而開發(fā)出來的一整套軟件工具，是一種幫助電子設(shè)計(jì)工程師從事 電子元件產(chǎn)品和系統(tǒng)設(shè)計(jì)的綜合技術(shù)。 總的來說，現(xiàn)代 EDA 技術(shù)的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。它主要采用并行工程和“自頂向下”的設(shè)計(jì)方法，使開發(fā)者從一開始就要考慮到產(chǎn)品生成周期的諸多方面，包括質(zhì)量、成本、開發(fā)時(shí)間及用戶的需求等等。然后從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級進(jìn)行仿真、糾錯(cuò)，并用 VHDL、 Verilog— HDL、 ABEL 等硬件描述語言對高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應(yīng)的物理 實(shí)現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐? [2] 。 EDA 工具的發(fā)展經(jīng)歷了兩個(gè)大的階段：物理工具和邏輯工具?，F(xiàn)在 EDA 和系統(tǒng)設(shè)計(jì)工具正逐漸被理解成一個(gè)整體的概念：電子系統(tǒng)設(shè)計(jì)自動化。物理工具用來完成設(shè)計(jì)中的實(shí)際物理問題，如芯片布局、印刷電路板布線等等；邏輯工具是基于網(wǎng)表、布爾邏輯、傳輸時(shí)序等概念，首先由原理圖編輯器或硬件描述語言進(jìn)行設(shè)計(jì)輸入，然后利用 EDA 系統(tǒng)完成綜合、仿真、優(yōu)化等過程，最后生成物理工具可以接受的網(wǎng)表或 VHDL、 Verilog HDL的結(jié)構(gòu)化描述?，F(xiàn)在常見的 EDA工具有編輯器、仿真器、檢查／分 析工具、優(yōu)化／綜合工具等等。 VHDL (Very High Speed , Integrated Circuit HDL ，超高速集成電路硬件描述語言 ) 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì) (或稱設(shè)計(jì)實(shí)體，可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng) ) 分成外部 (或稱可視部分、端口 ) 和內(nèi)部 (或稱不可視部分 ) ，不可視部分描述了實(shí)體的內(nèi)部功能和算法。在對 一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用 這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。作為一種標(biāo)準(zhǔn)，幾乎所有的綜合仿真工具都支持它，在一個(gè)地方建立的模型可以在另外一個(gè)地方運(yùn)行。 VHDL 具有很強(qiáng)的行為描述能力，可以避開具體的器件結(jié)構(gòu)從高層次上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)；具有豐富的宏功能和兆功能庫函數(shù)，可簡化底層設(shè)計(jì)；具有強(qiáng)大的仿真函數(shù)，可進(jìn)行系統(tǒng)功能可行性的早期證驗(yàn)；具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的共享功能，可滿足多人甚至多個(gè)工作組共同并行工作高效 、高速設(shè)計(jì)大規(guī)模系統(tǒng)的需要 [3]。 國內(nèi)外發(fā)展?fàn)顩r EDA 技術(shù)已經(jīng)在電子設(shè)計(jì)領(lǐng)域得到廣泛應(yīng)用。發(fā)達(dá)國家目前已經(jīng)基本上不存在電子產(chǎn)品的手工設(shè)計(jì)。一臺電子產(chǎn)品的設(shè)計(jì)過程，從概念的確立，到包括電路原理、 PCB 版圖、單片機(jī)程序、機(jī)內(nèi)結(jié)構(gòu)、外觀界面、熱穩(wěn)定分析、電磁兼容分析在內(nèi)的物理級設(shè)計(jì)，再到 PCB 鉆孔圖、自動貼片、焊膏漏印、元器件清單、總裝配圖等生產(chǎn)所需資料等等全部在計(jì)算機(jī)上完成。 EDA 技術(shù)借助計(jì)算機(jī)存儲量大、運(yùn)行速度快的特點(diǎn)，可對設(shè)計(jì)方案進(jìn)行人工難以完成的模擬評估、設(shè)計(jì)檢驗(yàn)、設(shè)計(jì)優(yōu)化和數(shù)據(jù)處理等工作。 EDA 已經(jīng) 成為集成電路、印制電路板、電子整機(jī)系統(tǒng)設(shè)計(jì)的主要技術(shù)手段。 在國內(nèi)外現(xiàn)有的電阻式數(shù)字溫度表，一般采用電橋?qū)㈦娮柁D(zhuǎn)化為電壓，經(jīng)適當(dāng)放大后，通過 A/D轉(zhuǎn)換器變成溫度的數(shù)字信號。由于電橋輸出與溫度并非線性關(guān)系，放大環(huán)節(jié)還需進(jìn)行線性化修正。這種方式電路復(fù)雜，成本高，同時(shí)還須精密恒壓源輔助作用。另外，現(xiàn)今很多數(shù)字溫度計(jì)都是用單片機(jī)設(shè)計(jì)的。用我們的CPLD制作的溫度計(jì) 與其它實(shí)現(xiàn)方法如單片機(jī)相比，它將單片機(jī)用以實(shí)現(xiàn)運(yùn)算的硬件電路以軟件的形式下載到芯片中，例如單片機(jī)要用兩級運(yùn)放來實(shí)現(xiàn)乘與減的運(yùn)算，而用 CPLD實(shí)現(xiàn)的系統(tǒng)只用 VHDL語言在芯片內(nèi)部編程即可，降低了系統(tǒng)電路的復(fù)雜程度。而且， CPLD在 設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真，以確保設(shè)計(jì)的正確性。 2 VHDL 及 MAXPLUSⅡ 平臺介紹 VHDL 的介紹 VHDL（ Very High Speed Integrated Circuit Hardware Description Language）誕生于 1982年。 1987年底， VHDL被 IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。這種語的成就有兩個(gè)方面：描述復(fù)雜的數(shù)字電路系統(tǒng)和成為國際的硬件描述語言標(biāo)準(zhǔn)。 VHDL主 要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，是一種快速的電路設(shè)計(jì)工具，功能涵蓋了電路描述，電路合成，電路仿真等三大電路設(shè)計(jì)工作。它用于設(shè)計(jì)復(fù)雜的、多層次的設(shè)計(jì)。支持設(shè)計(jì)庫和設(shè)計(jì)的重復(fù)使用，與硬件獨(dú)立，一個(gè)設(shè)計(jì)可用于不同的硬件結(jié)構(gòu)，而且設(shè)計(jì)時(shí)不必了解過多的硬件細(xì)節(jié)。有豐富的軟件支持 VHDL的綜合和仿真，從而能在設(shè)計(jì)階段就能發(fā)現(xiàn)設(shè)計(jì)中的Bug，縮短設(shè)計(jì)時(shí)間，降低成本。更方便地向 ASIC過渡。 VHDL有良好的可讀性，容易理解，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。在新的世紀(jì)中，VHDL語言將承擔(dān)起大部分 的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù) [3]。 Max+plusII 的介紹 Max+plusII(或?qū)懗?Maxplus2,或 MP2) 是 Altera 公司推出的的第三代 PLD開發(fā)系統(tǒng) (Altera 第四代 PLD 開發(fā)系統(tǒng)被稱為： QuartusII，主要用于設(shè)計(jì)新器件和大規(guī)模 CPLD/FPGA).使用 MAX+PLUSII 的設(shè)計(jì)者不需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)。設(shè)計(jì)者可以用自己熟悉的設(shè)計(jì)工具（如原理圖輸入或硬件描述語言）建立設(shè)計(jì)， MAX+PLUSII 把這些設(shè)計(jì)轉(zhuǎn)自動換成最終所需的格式。其設(shè)計(jì)速度非?？?。對于一般幾千門的電路設(shè)計(jì)，使用 MAX+PLUSII，從設(shè)計(jì)輸入到器件編程完畢，用戶拿到設(shè)計(jì)好的邏輯電路，大約只需幾小時(shí)。設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)內(nèi)完成。特別是在原理圖輸入等方面， Maxplus2 被公認(rèn)為是最易使用，人機(jī)界面最友善的 PLD 開發(fā)軟件，特別適合初學(xué)者使用。 通?？蓪?FPGA/CPLD 設(shè)計(jì)流程歸納為以下 7 個(gè)步驟，這與 ASIC 設(shè)計(jì)有相似之處。 。在傳統(tǒng)設(shè)計(jì)中，設(shè)計(jì)人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計(jì)的。自 90 年代初， Verilog、 VHDL、 AHDL等硬件描述語言的輸入方法在大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。 （功能仿真）。設(shè)計(jì)的電路必須在布局布線前驗(yàn)證電路功能是否有效。（ ASCI 設(shè)計(jì)中，這一步驟稱為第一次 Signoff） PLD 設(shè)計(jì)中，有時(shí)跳過這一步。 。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行為設(shè)計(jì)向門級邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計(jì)輸入的某種或某幾種數(shù)據(jù)格式 (網(wǎng)表 )轉(zhuǎn)化為軟件可識別的某種數(shù)據(jù)格式 (網(wǎng)表 )。 。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。 。在 PLD 設(shè)計(jì)中， 35 步可以用 PLD 廠家提供的開發(fā)軟件（如 Maxplus2）自動一次完成。 （時(shí)序仿真）需要利用在布局布線中獲得的精確參數(shù)再次驗(yàn)證電路的時(shí)序。（ ASCI 設(shè)計(jì)中，這一步驟稱為第二次 Sign—off）。 。布線和后仿真完成之后，就可以開始 ASCI 或 PLD 芯片的投產(chǎn)。 同樣，使用 Maxplus2 基本上也是有以上幾個(gè)步驟，但可簡化為： 3 原理和方案論證 功能原理 器件在工作時(shí) ,先啟動控制模塊 ,它對一次模 數(shù)轉(zhuǎn)換的控制由四個(gè)狀態(tài)組成。在狀態(tài) S0,選定 AD 轉(zhuǎn)換器 ,為模數(shù)轉(zhuǎn)換做準(zhǔn)備； 在狀態(tài) S1,使 AD 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換 , 當(dāng) INTR 信號端由高電平轉(zhuǎn)為低電平時(shí) ,模數(shù)轉(zhuǎn)換結(jié)束進(jìn)入下一狀態(tài) S2,為讀取轉(zhuǎn)換結(jié)果做準(zhǔn)備；在狀態(tài) S3, FPGA 讀取模數(shù)轉(zhuǎn)換結(jié)果。接著 ,計(jì)算模塊工作 ,求出二進(jìn)制模數(shù)轉(zhuǎn)換數(shù)據(jù)的 12 位 BCD 碼。最后 ,啟動顯示驅(qū)動模塊 ,將BCD 碼用數(shù)碼管顯示的數(shù)字電壓值。 功能電路說明分為三大模塊 :(1)控制模塊 ,激活 A /D 轉(zhuǎn)換器動作、接收 A /D 轉(zhuǎn)換器傳遞過來的數(shù)字轉(zhuǎn)換值 。(2)數(shù)據(jù)處理模塊 ,將接收到的轉(zhuǎn)換值調(diào) 整成對應(yīng)的數(shù)字信號，并送到 FPGA 以待運(yùn)算和處理 。(3)顯示模塊 ,產(chǎn)生數(shù)碼管的片選信號 ,并將數(shù)值處理模塊輸出的 BCD 碼譯成相應(yīng)的 7 段數(shù)碼驅(qū)動值。 7 段數(shù)碼顯示器的作用是接收 FPGA轉(zhuǎn)換后的 BCD數(shù)據(jù)并顯示 。FPGA兼有處理和協(xié)調(diào)作用 ,包括控制 A /D 轉(zhuǎn)換動作、接收 A/D 轉(zhuǎn)換結(jié)果及編碼、驅(qū)動顯示等作用。 控制系統(tǒng) 以 CPLD 為核心的，以 VHDL 語言來設(shè)計(jì)的溫度檢測電路，可將警戒溫度等參數(shù)預(yù)存進(jìn)去 ,供脫機(jī)工作 (即不與 PC 機(jī)相連 ) 時(shí)使用。同時(shí) ,CPLD 芯片技術(shù)除了大大減少集成芯片的數(shù)目 ,便于對系統(tǒng)進(jìn)行擴(kuò)展 ,還可以縮短開發(fā)周期降低開發(fā)成本 ,同時(shí)提高了技術(shù)保密性。與 FPGA 技術(shù)相比 ,CPLD 有掉電不易失的優(yōu)點(diǎn) ,使用更加方便 [4]。 溫度傳感器的方案論證 一、溫度傳感器選用細(xì)則 現(xiàn)代傳感器在原理與結(jié)構(gòu)上千差萬別，如何根據(jù)具體的測量目的、測量對象以及測量環(huán)境合理地選用傳感器，是在進(jìn)行某個(gè)量的測量時(shí)首先要解決的問題。當(dāng)傳感器確定之后，與之相配套的測量方法和測量設(shè)備也就可以確定了。測量結(jié)果的成敗，在很大程度上取決于傳感器的選用是否合理。 1. 根據(jù)測量對象與測量環(huán)境確定傳感器的類型：要進(jìn)行 — 個(gè)具體的測量工 作，首 先要考慮采用何種原理的傳感器，這需要分析多方面的因素之后才能確定。因?yàn)?，即使是測量同一物理量，也有多種原理的傳感器可供選用，哪一種原理的傳感器更為合適，則需要根據(jù)被測量的特點(diǎn)和傳感器的使用條件考慮以下一些具體問題：量程的大??；被測位置對傳感器體積的要求；測量方式為接觸式還是非接觸式；信號的引出方法，有線或是非接觸測量；傳感器的來源，國產(chǎn)還是進(jìn)口，價(jià)格能否承受，還是自行研制。 2. 靈敏度的選擇：通常，在傳感器的線性范圍內(nèi)，希望傳感器的靈敏度越高越好。因?yàn)橹挥徐`敏度高時(shí)，與被測量變化對應(yīng)的輸出信號的值才比較大 ，有利于信號處理。但要注意的是，傳感器的靈敏度高，與被測量無關(guān)的外界噪聲也容易混入，也會被放大系統(tǒng)放大，影響測量精度。因此，要求傳感器本身應(yīng)具有較高的信噪比，盡員減少從外界引入的串?dāng)_信號 3. 頻率響應(yīng)特性：傳感器的頻率響應(yīng)特性決定了被測量的頻率范圍，必須在允許頻率范圍內(nèi)保持不失真的測量條件，實(shí)際上傳感器的響應(yīng)總有 — 定延遲，希望延遲時(shí)間越短越好。傳感器的頻率響應(yīng)高，可測的信號頻率范圍就寬，而由于受到結(jié)構(gòu)特性的影響，機(jī)械系統(tǒng)的慣性較大，因 為 頻率低的傳感器可測信號的頻率較低。 4. 線性范圍：傳感器的線形范圍是 指輸出與輸入成正比的范圍。以理論上講，在此范圍內(nèi)，靈敏度保持定值。傳感器的線性范圍越寬，則其量程越大，并且能保證一定的測量精度。在選擇傳感器時(shí)，當(dāng)傳感器的種類確定以后首先要看其量程是否滿足要求。但實(shí)際上，任何傳感器都不能保證絕對的線性，其線性度也是相對的。當(dāng)所要求測量精度比較低時(shí)，在一定的范圍內(nèi)，可將非線性誤差較小的傳感器近似看作線性的，這會給測量帶來極大的方便。 5. 穩(wěn)定性：傳感器使用一段時(shí)間后，其性能保持不變化的能力稱為穩(wěn)定性。影響傳感器長期穩(wěn)定性的因素除傳感器本身結(jié)構(gòu)外，主要是傳感器的使用環(huán)境。因此 ，要使傳感器具有良好的穩(wěn)定性，傳感器必須要有較強(qiáng)的環(huán)境適應(yīng)能力。在選擇傳感器之前，應(yīng)對其使用環(huán)境進(jìn)行調(diào)查，并根據(jù)具體的使用環(huán)境選擇合適的傳感器，或采取適當(dāng)?shù)拇胧?，減小環(huán)境的影響。 6. 精度：精度是傳感器的一個(gè)重要的性能指標(biāo)，它是關(guān)系到整個(gè)測量系統(tǒng)測量精度的一個(gè)重要環(huán)節(jié)。傳感器的精度越高，其價(jià)格越昂貴，因此，傳感器的 精度只要滿足整個(gè)測量系統(tǒng)的精度要求就可以，不必選得過高。這樣就可以在滿足同一測量目的的諸多傳感器中選擇比較便宜和簡單的傳感器。 二、提出不同方案 如果測量目的是定性分析的，選用重復(fù)精度高的傳感器 即可，不宜選用絕對量值精度高的；如果是為了定量分析，必須獲得精確的測量值，就需選用精度等級能滿足要求的傳感器。對某些特殊使用場合，無法選到合適的傳感器，則需自行設(shè)計(jì)制造傳感器。自制傳感器的性能應(yīng)滿足使用要求。 方案一：熱電偶，熱電偶是利用塞貝克效應(yīng)制成的溫度傳感器。把兩種不同的金屬連在一起，當(dāng)接點(diǎn)處溫度變化時(shí)，就在相應(yīng)電路中產(chǎn)生溫差電動勢。實(shí)際應(yīng)