【正文】 總體來說利用 CPLD 技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)優(yōu)點(diǎn)： ①用軟件的方式設(shè)計(jì)硬件； ②用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動(dòng)完成的； ③設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真； ④系統(tǒng)可現(xiàn)場編程，在線升級； ⑤整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。 Select_Bcd:Block BEGIN Num=Value(3 DOWNTO 0)WHEN st = 0 ELSE Value(7 DOWNTO 4)WHEN st = 1 ELSE Value(11 DOWNTO 8)。 下面是動(dòng)態(tài)顯示的 VHDL 程序： Free_Counter:Block Signal Q:STD_LOGIC_VECTOR(15 DOWNTO 0)。A在 1kΩ上的電壓。主程序流程圖如圖 所示： 初 始 化開 始 計(jì) 數(shù)秒 個(gè) 位 = 9秒 個(gè) 位 清 0 十 位 加 一秒 十 位 等 于 5秒 清 0 分 個(gè) 位 加 一分 十 位 等 于 5分 個(gè) 位 清 0 十 位 加 一小 時(shí) 小 于 2 4分 個(gè) 位 等 于 9分 清 0 小 時(shí) 個(gè) 位 加 1報(bào) 警YNNYNYYNN 圖 電子時(shí)鐘流程圖 除抖動(dòng)電路與微分電路組合設(shè)計(jì) 思路 如下： Ⅰ、 以 SAMPLE 取樣頻率 (125Hz),由計(jì)數(shù)器取出并作微分后，得到 8ms 周期的脈沖波形。當(dāng)鍵數(shù)較少時(shí)，可 采用硬件去抖，而當(dāng)鍵數(shù)較多時(shí)，采用軟件去抖 [8]。也就是說我 將五個(gè)鍵盤的一端都接到低電平上，另外一端分別接到 CPLD 的 I/O 口上。不僅降低顯示部分成本，也大大簡化了接口的連線結(jié)構(gòu)，易于編程。 由工作波形可知， ADC0804 的動(dòng)作分成 4 個(gè)步驟區(qū)間 —— S0 、 S1 、 S2 、S3，每個(gè)步驟區(qū)間的動(dòng)作方式如表 41： 表 41 ADC0804 的輸出信號 / 輸入信號 時(shí)序狀態(tài) 工作任務(wù) ASIC 的輸出信號 /輸入信號 CS WR RD INTR S0 啟動(dòng) A/D 變換 0 0 1 1 S1 等待 A/D 轉(zhuǎn)換結(jié)束，不斷檢測 INTR 的狀態(tài)，若為 0則結(jié)束 1 1 1 1 S2 讀取數(shù)字量，使控制信號返回初始態(tài) 0 1 0 0 S3 INTR 變?yōu)?0 轉(zhuǎn)換結(jié)束，發(fā)出讀數(shù)命令 1 1 1 1 數(shù)碼管顯示電路 數(shù)碼管是一種常用的輸出設(shè)備，數(shù)碼管有兩種：共陰極和共陽極。 ADC0804 可外接RC產(chǎn)生模數(shù)轉(zhuǎn)換器所需的時(shí)鐘信號，時(shí)鐘頻率 1f ??? ，一般要求頻率范圍 100KHz～ 。分辨率 8位，轉(zhuǎn)換時(shí)間 100μs，輸入電壓范圍為 0～ 5V，增加某些外部電路后，輸入模擬電壓可為 5V。 T11234 D1V i n1GND2V o ut3D27 8L 0 5C30 .1 u FC10 .3 3 uFC21 0u F2 20 V ~+ 5 V 輸出9 V ~ 圖 電源電路圖 運(yùn)算放大器模塊 考慮到 溫度傳感器采集的信號過小，不利實(shí)現(xiàn) A/D 轉(zhuǎn)換，因此在信號預(yù)處理模塊中加入運(yùn)算放大器，實(shí)現(xiàn)信號的放大。因此，它不易受接觸電阻、引線電阻、電壓噪音的干擾，具有很好的線性特性 。同時(shí)定時(shí)顯示時(shí)間：小時(shí)，分鐘。從理論上講這種 AD的分辨率幾乎可以無限增加，只要采樣的時(shí)間能夠滿足輸出頻率分辨率要求的累積脈沖個(gè)數(shù)的寬度。其優(yōu)點(diǎn)是速度較高、功耗低，在低分辯率（ 12 位）時(shí)價(jià)格便宜，但高精度（ 12 位）時(shí)價(jià)格很高。轉(zhuǎn)換時(shí)間與 A/D 轉(zhuǎn)換器類型有關(guān)。 A/D 轉(zhuǎn)換器的方案論證 A/D 轉(zhuǎn)換器是將時(shí)間連續(xù)和幅值連續(xù)的模擬量轉(zhuǎn)換為時(shí)間離散、幅值也離散的數(shù)字量， A/D 轉(zhuǎn)換一般要經(jīng)過采樣、保持、 量化及編碼 4 個(gè)過程。所以本文選中 AD590 來作電路所需的傳感器 三、溫度傳感器說明 AD590 是美國模擬器件公司生產(chǎn)的 集成傳感器 。 集 成溫度傳感器具有 功能單一 (僅測量溫度 )、測溫誤差小、價(jià)格低、響應(yīng)速度快、傳輸距離遠(yuǎn)、體積小、微功耗等，適合遠(yuǎn)距離測溫、控溫，不需要進(jìn)行非線性校準(zhǔn)，外圍電路簡單 、 精度適中 、 線性好、靈敏度高、使用方便等優(yōu)點(diǎn)，得到廣泛應(yīng)用。 方案一：熱電偶，熱電偶是利用塞貝克效應(yīng)制成的溫度傳感器。因此 ，要使傳感器具有良好的穩(wěn)定性，傳感器必須要有較強(qiáng)的環(huán)境適應(yīng)能力。 4. 線性范圍：傳感器的線形范圍是 指輸出與輸入成正比的范圍。測量結(jié)果的成敗，在很大程度上取決于傳感器的選用是否合理。(3)顯示模塊 ,產(chǎn)生數(shù)碼管的片選信號 ,并將數(shù)值處理模塊輸出的 BCD 碼譯成相應(yīng)的 7 段數(shù)碼驅(qū)動(dòng)值。 。 。特別是在原理圖輸入等方面， Maxplus2 被公認(rèn)為是最易使用，人機(jī)界面最友善的 PLD 開發(fā)軟件，特別適合初學(xué)者使用。更方便地向 ASIC過渡。而且， CPLD在 設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真，以確保設(shè)計(jì)的正確性。一臺(tái)電子產(chǎn)品的設(shè)計(jì)過程，從概念的確立，到包括電路原理、 PCB 版圖、單片機(jī)程序、機(jī)內(nèi)結(jié)構(gòu)、外觀界面、熱穩(wěn)定分析、電磁兼容分析在內(nèi)的物理級設(shè)計(jì)，再到 PCB 鉆孔圖、自動(dòng)貼片、焊膏漏印、元器件清單、總裝配圖等生產(chǎn)所需資料等等全部在計(jì)算機(jī)上完成。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。 總的來說，現(xiàn)代 EDA 技術(shù)的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。 把系統(tǒng)的更新?lián)Q代轉(zhuǎn)化為簡單的在系統(tǒng)編程設(shè)計(jì) 。 基于溫度檢測系統(tǒng)的設(shè)計(jì)要求，介紹了以 CPLD(復(fù)雜可編程邏輯器件 )實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)思路，并且結(jié)合設(shè)計(jì)中的分析和研究，給出用 VHDL 語言對系統(tǒng)進(jìn)行編程設(shè)計(jì)的具體方法，展示了 CPLD 在系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)中的優(yōu)勢。（ 1314 周） 5. 編寫設(shè)計(jì)說明書。 (4)顯示模塊 ,產(chǎn)生數(shù)碼管的片選信號 ,并將數(shù)值處理模塊輸出的 BCD 碼譯成相應(yīng)的 7 段數(shù)碼驅(qū)動(dòng)值。其硬件描述語言決定系統(tǒng)功能使的溫度檢測電路具有較好的靈活性和適應(yīng)性。 在國內(nèi)外現(xiàn)有的電阻式數(shù)字溫度表，一般采用電橋?qū)㈦娮柁D(zhuǎn)化為電壓，經(jīng)適當(dāng)放大后，通過 A/D 轉(zhuǎn)換器變成溫度的數(shù)字信號。其二， VHDL 采用類似高級語言的語句格式完成對硬件行為的描述，這也是為什么我們把 VHDL 稱為 “編程語言 ”的原因。支持設(shè)計(jì)庫和設(shè)計(jì)的重復(fù)使用，與硬件獨(dú)立，一個(gè)設(shè)計(jì)可用于不同的硬件結(jié)構(gòu)，而且設(shè)計(jì)時(shí)不必了解過多的硬件細(xì)節(jié)。一般地說， EDA解決方案均采用計(jì)算機(jī)自頂向下的設(shè)計(jì)方式：在底層設(shè)計(jì)時(shí)對邏輯進(jìn)行必要的描述，并依賴特定的軟件執(zhí)行邏輯優(yōu)化 （ logic optimization） 與器件映射 （ device mapping） ，最后再使用由各芯片生產(chǎn)廠商提供的編譯器執(zhí)行布線 （ route） 和網(wǎng)單優(yōu)化 （ list optimization） 。本課題以可編程 邏輯器件 CPLD 為基礎(chǔ)，運(yùn)用 VHDL 語言和 EDA 設(shè)計(jì)軟件 (MAX+PlusⅡ )設(shè)計(jì)制作智能數(shù)字溫度檢測系統(tǒng)的專用集成芯片，結(jié)合 A/D 轉(zhuǎn)換芯片、 LED 數(shù)碼管構(gòu)成一個(gè)數(shù)字檢測系統(tǒng)，實(shí)現(xiàn)對溫度的檢測并且同時(shí)顯示時(shí)間，另外還帶有一個(gè)蜂鳴器作為鬧鈴。采用 EDA 技術(shù)進(jìn)行電子設(shè)計(jì)，可使整個(gè)系統(tǒng)大部分集成在一個(gè)芯片上，從而達(dá)到體積小、功耗低、系統(tǒng)穩(wěn)定、可靠的特點(diǎn)。 2. 此任務(wù)書最遲必須在畢業(yè)設(shè)計(jì)（論文）開始前一周下達(dá)給學(xué)生。再加上 因特網(wǎng)發(fā)展的趨勢也有利于 其發(fā)展 ，所有這些門電路能用許多線快速輕松地連接起來，有助于加速芯片實(shí)現(xiàn)過程并增強(qiáng)性能 [1]。這種語的成就有兩個(gè)方面：描述復(fù)雜的數(shù)字電路系統(tǒng)和成為國際的硬件描述語言標(biāo)準(zhǔn)。 VHDL 是為了滿足邏輯設(shè)計(jì)過程中的各種需求而設(shè)計(jì)的。在應(yīng)用于工業(yè)生產(chǎn)的環(huán)境下，采用較多的還是用單片機(jī)來實(shí)現(xiàn)的 。而且， CPLD 在設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真，以確保設(shè)計(jì)的正確性。本文設(shè)計(jì)了一個(gè)以 CPLD 可編程邏輯器件為核心的溫度控制系統(tǒng) , 該系統(tǒng)數(shù)據(jù)采樣控制以及功率調(diào)整均由 CPLD 實(shí)現(xiàn)。 此設(shè)計(jì)方案中的重點(diǎn)是 : 1. A/D 轉(zhuǎn)換器的方案設(shè)置 2. 數(shù)字信號 的裝換 3. 放大器參數(shù)選擇 此設(shè)計(jì)方案中的難點(diǎn)是： 1. 硬件電路的設(shè)計(jì) 2. CPLD 控制模塊的軟件實(shí)現(xiàn) 四、設(shè)計(jì)（研究）進(jìn)度計(jì)劃： 1. 收集相關(guān)資料，分析消化資料。 基于 CPLD的多功能溫度檢測系統(tǒng)設(shè)計(jì) 同時(shí)給出了溫度檢測系統(tǒng)的各部分硬件設(shè)計(jì)框圖以及相關(guān)的軟件流程圖。即使是普通的電子產(chǎn)品技術(shù)的開發(fā)， EDA技術(shù)常常使一些原來的技術(shù)瓶頸得以輕松的突破，從而使產(chǎn)品的開發(fā)周期大為縮短、性能價(jià)格比大幅提高。硬件描述語言是一種用形式化方法來描述數(shù)字電路和設(shè)計(jì)數(shù)字 邏輯系統(tǒng)的語言，它的發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)綜合等方面。物理工具用來完成設(shè)計(jì)中的實(shí)際物理問題，如芯片布局、印刷電路板布線等等；邏輯工具是基于網(wǎng)表、布爾邏輯、傳輸時(shí)序等概念，首先由原理圖編輯器或硬件描述語言進(jìn)行設(shè)計(jì)輸入，然后利用 EDA 系統(tǒng)完成綜合、仿真、優(yōu)化等過程，最后生成物理工具可以接受的網(wǎng)表或 VHDL、 Verilog HDL的結(jié)構(gòu)化描述。 VHDL 具有很強(qiáng)的行為描述能力，可以避開具體的器件結(jié)構(gòu)從高層次上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)；具有豐富的宏功能和兆功能庫函數(shù)，可簡化底層設(shè)計(jì)；具有強(qiáng)大的仿真函數(shù)，可進(jìn)行系統(tǒng)功能可行性的早期證驗(yàn)；具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的共享功能，可滿足多人甚至多個(gè)工作組共同并行工作高效 、高速設(shè)計(jì)大規(guī)模系統(tǒng)的需要 [3]。這種方式電路復(fù)雜，成本高，同時(shí)還須精密恒壓源輔助作用。它用于設(shè)計(jì)復(fù)雜的、多層次的設(shè)計(jì)。其設(shè)計(jì)速度非?？?。 （功能仿真）。在 PLD 設(shè)計(jì)中， 35 步可以用 PLD 廠家提供的開發(fā)軟件（如 Maxplus2）自動(dòng)一次完成。最后 ,啟動(dòng)顯示驅(qū)動(dòng)模塊 ,將BCD 碼用數(shù)碼管顯示的數(shù)字電壓值。與 FPGA 技術(shù)相比 ,CPLD 有掉電不易失的優(yōu)點(diǎn) ,使用更加方便 [4]。但要注意的是，傳感器的靈敏度高，與被測量無關(guān)的外界噪聲也容易混入，也會(huì)被放大系統(tǒng)放大，影響測量精度。當(dāng)所要求測量精度比較低時(shí)，在一定的范圍內(nèi)，可將非線性誤差較小的傳感器近似看作線性的，這會(huì)給測量帶來極大的方便。 二、提出不同方案 如果測量目的是定性分析的，選用重復(fù)精度高的傳感器 即可，不宜選用絕對量值精度高的；如果是為了定量分析，必須獲得精確的測量值，就需選用精度等級能滿足要求的傳感器。典型的金屬測溫電阻有鉑電阻器，鎳電阻器，銅電阻器。 AD590是美國模擬器件公司生產(chǎn)的單片集成兩端感溫電流源。 精度高 。在最大輸入電壓一定時(shí)，位數(shù)越多，量化單位越小，分辨率越高。初期的單片 AD 轉(zhuǎn)換器大多采用積分型，現(xiàn)在逐次比較型已逐步成為主流。這類 AD 速度比逐次比較型高，電路規(guī)模比并行型小。芯片內(nèi)具有三態(tài)輸出數(shù)據(jù)鎖存器，可直接接在數(shù)據(jù)總線上。它 將溫敏晶體管與相應(yīng)的輔助電路集成在同一塊芯片上，能直接給出正比于絕對溫度的理想線性輸出，一般用于 55℃～ +150℃ 之間的溫度測量。 220V 交流電壓經(jīng)過變壓器 T1 變壓后得到 9V的交流電壓，然后經(jīng)過電橋 D1 把交流變成直流。外接反饋?zhàn)杩刮疫x擇 9KΩ ，輸入阻抗為 1KΩ 。電壓 Uref 為模數(shù)轉(zhuǎn)換的基準(zhǔn)電壓，我通過外面兩個(gè)電阻對 5V分壓得到 的基準(zhǔn)電壓。 ADC0804 的控制方法要求 ADC0804 進(jìn)行模擬 / 數(shù)字的轉(zhuǎn)換，其控制信號可以直接按所示的信號時(shí)序?qū)崿F(xiàn)。靜態(tài)顯示法顯示穩(wěn)定、亮度大，節(jié)約 CPU 時(shí)間。當(dāng)然，為了方便使用者我們也要把鍵盤盡可能的設(shè)計(jì)得簡單實(shí)用。抖動(dòng)問題不解決就會(huì)引起對閉合鍵的錯(cuò)誤認(rèn)識。用 軟件設(shè)計(jì)一個(gè)時(shí)鐘周期為 1 秒的分頻時(shí)鐘信號，作為秒時(shí)鐘的產(chǎn)生電路。 AD590產(chǎn)生的電流與絕對溫度成正比，溫度每增加 1℃ ，其電流增加 1A ，溫度與電流關(guān)系見表 51。然后通過數(shù)碼管顯示。 ——產(chǎn)生 125Hz 的字符信號 Selout = “010”WHEN st = 0 ELSE “001”WHEN st = 1 ELSE “111”WHEN st = 2 ELSE “111”。圖 是所編程序在仿真后的引腳分布圖?？梢?，基于 CPLD 的電子系統(tǒng)更加便于升級和重構(gòu)。 End Block Seven_Segment。 END PROCESS。‘ 0’ )? 100010001?。 溫度檢測模塊 P or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or t