【文章內(nèi)容簡(jiǎn)介】 號(hào) BFSR0、串口發(fā)數(shù)時(shí)鐘 BCLKX0、串口發(fā)數(shù)端 BDX0、串口發(fā)數(shù)同步信號(hào) BFSX0。 利用緩沖區(qū)的目的是進(jìn)行音效的實(shí)時(shí)處理。系統(tǒng)中各模塊是同時(shí)進(jìn)行處理的，一部分信號(hào)正在 ADC 中進(jìn)行轉(zhuǎn)換，而另一部分信號(hào)則在 DSP 處理器中同時(shí)進(jìn)行算法處理，即整個(gè)系統(tǒng)是以流水線(xiàn)的方式進(jìn)行工作。 VC5402 的 MCBSP 是一種同步串行接口 ,支持多種通信方式和 SPI協(xié)議 ,該串口可以根據(jù)設(shè)計(jì)者的不同需求進(jìn)行配置 ,使用非常靈活。它的主要特點(diǎn)如下 :全雙工的串行通信 。連續(xù)的發(fā)送和接收數(shù)據(jù)流功能 。具有外部時(shí)鐘輸入或內(nèi)部可編程時(shí)鐘兩種時(shí)鐘控制方式 ?？瑟?dú)立編程的發(fā)送和接收幀同步 。多通道數(shù)據(jù)傳輸 (最多可達(dá) 128 個(gè) 通道 )?？蛇x的數(shù)據(jù)寬度 : 1 1 24 或 32 位 。用于數(shù)據(jù)壓縮的μ律和 A 律壓縮擴(kuò)展 ?？删幊痰臅r(shí)鐘和幀同步極性。 MCBSP 包括 6 個(gè)引腳 ,分別是串行數(shù)據(jù)發(fā)送信號(hào) DX、串行數(shù)據(jù)接收信號(hào)DR、發(fā)送時(shí)鐘信號(hào) CLKX、接收時(shí)鐘信號(hào) CLKR、發(fā)送幀同步信號(hào) FSX 和接收幀同步信號(hào) FSR。由于 MCBSP 內(nèi)帶有一個(gè)可編程的采樣和幀同步時(shí)鐘產(chǎn)生器 ,所以串口接收、發(fā)送時(shí)鐘和幀同步等信號(hào)既可由內(nèi)部產(chǎn)生 ,也可以由外部輸入。 MCBSP 接收和發(fā)送數(shù)據(jù)的過(guò)程如下 :在發(fā)送數(shù)據(jù)時(shí) ,首先將要發(fā)送的數(shù)據(jù)本科畢業(yè)設(shè)計(jì)（論文） 13 寫(xiě)到 DXR 寄存器中 ,若 XSR寄存器為空 (說(shuō)明上一次發(fā)送的數(shù)據(jù)已經(jīng)由 DX引腳送出 ),則將 DXR寄存器中的數(shù)據(jù)拷貝到 XSR寄存器中 。然后在幀同步 FSX和時(shí)鐘 CLKX 的作用下 ,將 XSR 寄存器中的數(shù)據(jù)逐位移到 DX 引腳輸出。在數(shù)據(jù)從DXR 寄存器復(fù)制到 XSR 后 ,就可以將下一個(gè)要發(fā)送的數(shù)據(jù)寫(xiě)到 DXR 寄存器中 ,因而可以保證數(shù)據(jù)的連續(xù)發(fā)送。串口接收數(shù)據(jù)的過(guò)程與發(fā)送基本類(lèi)似 ,但方向相反且 VC5402 的多通道串口的接收帶三個(gè)緩沖器。 在 VC5402 片內(nèi) ,CPU 與 MCBSP 之間的數(shù)據(jù)傳送有三種方式 :查詢(xún)方式、中斷方式和 DMA 方式。每當(dāng)串口接收到一 個(gè)字 (新接收的數(shù)據(jù)復(fù)制到 DRR[1,2]寄存器中 )或發(fā)送的字從 DXR 寄存器拷貝到 XSR 寄存器中時(shí) ,都會(huì)改變串口控制寄存器 1(SPCR1)中的 RDDY 和串口控制寄存器 2(SPCR2)中的 XRDY 標(biāo)志位 ,所以 CPU 可以通過(guò)不斷查詢(xún)的方法知道數(shù)據(jù)是否發(fā)送完畢以及是否接收到新的數(shù)據(jù) ,從而決定下一步操作。 CPU 還可以通過(guò)串口的接收或發(fā)送中斷事件 ,在中斷服務(wù)程序中完成數(shù)據(jù)的傳送 ,中斷的觸發(fā)事件是可以選擇的 ,在進(jìn)行處理之前必須預(yù)先設(shè)置好串口控制寄存器 1(SPCR1)和串口控制寄存器 2(SPCR2)中相應(yīng)的位。第三種傳數(shù)方 式就是通過(guò)芯片的 DMA 與串口相連 ,由串口同步事件觸發(fā) DMA 完成數(shù)據(jù)的傳送。 167。 主機(jī)接口 由前面分析我們知道，由于 DSP 的控制功能不是非常強(qiáng)大 ,在應(yīng)用中往往不得不把 DSP 作為目標(biāo)系統(tǒng)專(zhuān)門(mén)負(fù)責(zé)復(fù)雜的運(yùn)算 ,而另外使用一個(gè)主機(jī) (PC機(jī)或是單片機(jī) )對(duì)整個(gè)系統(tǒng)的運(yùn)行實(shí)行控制。所以 ,在使用 DSP 的多處理器系統(tǒng)中 ,主機(jī) (單片機(jī)、 PC 機(jī)、另一個(gè) DSP 芯片 )與目標(biāo)系統(tǒng) DSP 的數(shù)據(jù)交換就成為應(yīng)用系統(tǒng)設(shè)計(jì)中必須考慮的重要問(wèn)題。在本系統(tǒng)中，我們用用主機(jī)接口HPI 把經(jīng)過(guò)處理后的結(jié)果傳送給控制芯片 89c51。 主機(jī)接 口 HPI(Host Pott Interface)是 C54x DSP 系列定點(diǎn)芯片內(nèi)部具有的一種并行接口部件，主要用于與其他總線(xiàn)或 CPU 之間進(jìn)行通信。主機(jī)是HPI 口的主控者， HPI 口作為一個(gè)外設(shè)與主機(jī)連接，使主機(jī)的訪問(wèn)操作很方便。主機(jī)通過(guò)以下單元與 HPI 口通信：專(zhuān)用地址和數(shù)據(jù)寄存器、 HPI 控制寄存器本科畢業(yè)設(shè)計(jì)（論文） 14 以及外部數(shù)據(jù)和接口控制信號(hào)。 HPI 有兩種工作方式：共用尋址方式 (SAM)和僅主機(jī)尋址方式 (HOM)。在 SAM 方式下，豐機(jī)和 C54x 都能尋址 HPI 存儲(chǔ)器；在 HOM 方式下，僅能讓主機(jī)尋址 HPI 存儲(chǔ)器， C54x 則處于復(fù)位 狀態(tài)，或者處在所有內(nèi)部和外部時(shí)鐘都停止工作的 IDLE2 空閑狀態(tài) (最低功耗狀態(tài) )。 VC5402 是 TI公司推出的一款性?xún)r(jià)比極高的 16位定點(diǎn)處理器。它是 C54x系列中應(yīng)用比較廣泛的一種芯片，有著豐富的接口資源，是一種集數(shù)據(jù)處理和通信功能于一體的高速微處理器。 VC5402 HPI 口是一個(gè)增強(qiáng)的 8 位主機(jī)接口，它通過(guò) HPI 控制寄存器 HPIC、地址寄存器 HPIA 和數(shù)據(jù)鎖存器 HPID 來(lái)實(shí)現(xiàn)與主機(jī)之間的通信。主機(jī)通過(guò)外部引腳 HCNTLO 和 HCNTL1 選中不同的寄存器，則當(dāng)前發(fā)送 8 位數(shù)據(jù)就到該寄存器?？刂萍拇嫫?HPIC 既可以被主機(jī)直接訪問(wèn)，又可以被 DSP 片上 CPU 訪問(wèn)。在使用上，由于主機(jī)接口總是傳輸 8 位字節(jié)，而 HPIC 是一個(gè) 16 位寄存器，所以主機(jī)向 HPIC 寫(xiě)數(shù)據(jù)時(shí)，需要發(fā)送 2個(gè)相同的 8 位數(shù)據(jù)。地址寄存器 HPIA，只能被主機(jī)直接訪問(wèn)。主機(jī)將 HPIA寄存器視為一個(gè)地址指針，借助于 HPIA 主機(jī)可以訪問(wèn) VC5402 全部的片上存儲(chǔ)器。另外 HPIA 具有自動(dòng)增長(zhǎng)的功能，在自動(dòng)增尋址模式下，一次數(shù)據(jù)讀會(huì)使 HPIA 在數(shù)據(jù)讀操作后增加 1，而一個(gè)數(shù)據(jù)寫(xiě)操作會(huì)使 HPIA 操作前預(yù)先增加 l。這樣如果使能了該功能，則只須設(shè)定一次 HPIA 即可實(shí)現(xiàn)連續(xù) 數(shù)據(jù)塊的寫(xiě)入和讀出。數(shù)據(jù)寄存器 HPLD，只能被主機(jī)訪問(wèn)。如果當(dāng)前進(jìn)行的是讀操作，則 HPID中存放的是要從 HPI存儲(chǔ)器中讀出的數(shù)據(jù)；如果當(dāng)前進(jìn)行的是寫(xiě)操作，則存放的是將要寫(xiě)到 HPI 存儲(chǔ)器的數(shù)據(jù)。 TMS320C54x系列 DSP芯片中的 HPI,能夠順序傳送或隨機(jī)傳送數(shù)據(jù) ,產(chǎn)生HOST 中斷和 C54x 中斷 ,接口靈活 ,并可通過(guò) DMA 總線(xiàn)訪問(wèn)片內(nèi) RAM。當(dāng) TMS320 C54X 與主機(jī) (或主設(shè)備 )交換信息時(shí) ,HPI 是主機(jī)的一個(gè)外圍設(shè)備。 HPI 有 8 根數(shù)據(jù)線(xiàn) HD(0～ 7),在 TMS320C54x 與 HOST 傳送數(shù)據(jù)時(shí) ,HPI 能自動(dòng)將外部接口傳來(lái)的連續(xù)數(shù)據(jù)組合成 16 位數(shù)后傳送給 DSP。如果 HOST 和 DSP 競(jìng)爭(zhēng)同一個(gè)地址 ,則 HOST 優(yōu)先 ,DSP 等待一個(gè) HPI 周期。 TMS320C54x 系列發(fā)展到 TMS320VC5402 的時(shí)候 ,其 HPI 已經(jīng)得到了增強(qiáng) ,被稱(chēng)為 HPI8。和 TMS320C54x 系列前幾款芯片中的標(biāo)準(zhǔn) HPI 相比 ,HPI8 在幾個(gè)方面有所不同： 本科畢業(yè)設(shè)計(jì)（論文） 15 HPI8 的使用是通過(guò)對(duì) HPIA、 HPIC 和 HPID 三個(gè)寄存器賦值實(shí)現(xiàn)的。 HPIA是地址寄存器 ,HPIC 是控制寄存器 ,而 HPID 是數(shù)據(jù)寄存器。簡(jiǎn)單地說(shuō) ,HOST通 過(guò)外部引腳 HCNTL0 和 HCNTL1 選中不同的寄存器 ,則當(dāng)前發(fā)送的 8 位數(shù)據(jù)就送到該寄存器。在使用上 ,由于 HPIC 是 16 位寄存器 ,而 HPI8 是 8 位的數(shù)據(jù)寬度 ,所以在 HOST 向 HPIC 寫(xiě)數(shù)據(jù)時(shí) ,需要發(fā)送兩個(gè)一樣的 8 位數(shù)據(jù)。而地址寄存器 HPIA 選擇后 ,直接向它寫(xiě)數(shù)據(jù)就可以了 ,但是要注意 MSB 和 LSB 的順序。另外 ,HPIA 具有自動(dòng)增長(zhǎng)的功能 ,在每寫(xiě)入一個(gè)數(shù)據(jù)前和每寫(xiě)入一個(gè)數(shù)據(jù)后 ,HPIA 會(huì)自動(dòng)加 1。這樣 ,如果使能了該功能 ,只需設(shè)定一次 HPIA 即可實(shí)現(xiàn)連續(xù)數(shù)據(jù)塊的寫(xiě)入和讀出。數(shù)據(jù)寄存器 HPID,嚴(yán)格說(shuō)應(yīng)該叫做數(shù)據(jù)緩 沖寄存器 ,因?yàn)樽罱K數(shù)據(jù)是要寫(xiě)到片內(nèi) RAM 的。只是在實(shí)現(xiàn)上 ,數(shù)據(jù)首先從 HOST 發(fā)到HPID 中 ,然后根據(jù) HPIA指定的地址 ,HPID 中的數(shù)據(jù)再寫(xiě)到片內(nèi) RAM的地址中。不過(guò)對(duì)用戶(hù)而言 ,該過(guò)程是透明的。 本科畢業(yè)設(shè)計(jì)（論文） 16 第 3章 音頻信號(hào)發(fā)生器的外設(shè) 167。 89C51 芯片的描述 89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器（ FPEROM— Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8位微處理器，俗稱(chēng)單片機(jī)。 高性能 CMOS8 位單片機(jī)，片內(nèi)含 4K bytes 的可反復(fù)擦寫(xiě)的 Flash 只讀程序存儲(chǔ)器和 128bytes 的隨機(jī)數(shù)據(jù)存儲(chǔ)器（ RAM），器件采用 ATMEL 公司的高密度，非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)。功能強(qiáng)大的 89C51 單片機(jī)可為您提供許多高性?xún)r(jià)比的應(yīng)用場(chǎng)合，可靈活應(yīng)用于各種控制領(lǐng)域 167。 89C51 的主要性能高如下 MCS 51 兼容 。 2 KB 可編程閃速存儲(chǔ)器 。 1 000 次擦 /寫(xiě)循環(huán) 。 10 年 。 V~6 V。 0 Hz~24 Hz。 。 8 位內(nèi)部 RAM。 條可編程 I/O 線(xiàn) 。 個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 。 個(gè)兩級(jí)中斷源 。 UART 通道 。 LED 驅(qū)動(dòng)輸出 。 。 。 。 本科畢業(yè)設(shè)計(jì)（論文） 17 167。 89C51 的引腳及說(shuō)明 89C51 引腳配置圖如圖 31 所示： 圖 ３ 1 89C51 引腳配置 VCC：供電電壓。 GND：接 地。 P0 口： P0 口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O 口，每腳可吸收 8TTL 門(mén)電流。當(dāng) P1 口的管腳第一次寫(xiě) 1 時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門(mén)電流。 P1 口管腳寫(xiě)入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣 故。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門(mén)電流，當(dāng) P2 口被寫(xiě)“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉本科畢業(yè)設(shè)計(jì)（論文） 18 高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4個(gè) TTL 門(mén)電流。當(dāng) P3 口寫(xiě)入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 管腳 備選功能 ： RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部 中斷 1） T0（記時(shí)器 0 外部輸入） T1（記時(shí)器 1 外部輸入） /WR（外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通） /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率 為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無(wú)效。 本科畢業(yè)設(shè)計(jì)（論文） 19 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的/PSEN 信號(hào)將不出現(xiàn)。 /EA/V pp ：當(dāng) /EA 保 持 低 電 平 時(shí) ， 則 在 此 期 間 外 部 程 序 存 儲(chǔ) 器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH編程期間，此引腳也用于施加 12V 編程電源（ Vpp ）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部